為您找到約1,700篇文章，耗時0.0358秒，數(shù)據(jù)庫總量為384,902,208篇。
-
81. 高速鏈路DDR的自適應(yīng)判決反饋均衡器算法與實現(xiàn)研究
-
-
82. 網(wǎng)絡(luò)處理器中DDR SDRAM控制器的設(shè)計與實現(xiàn)
-
-
83. 基于DDR3控制器的高速存儲接口系統(tǒng)的設(shè)計與驗證
-
-
84. 基于FPGA的DDR2 SDRAM控制器的設(shè)計與實現(xiàn)
-
-
85. 基于雙PLB總線DDR2存儲控制器的設(shè)計與驗證
-
-
86. 基于寄存器聚類的低功耗DDR PHY時鐘樹設(shè)計
-
-
87. DDR3-SDRAM控制器設(shè)計及FPGA實現(xiàn)
-
-
88. 基于FPGA的DDR3 SDRAM控制器的設(shè)計與優(yōu)化
-
-
89. DDR3內(nèi)存控制器的IP核設(shè)計及FPGA驗證
-
-
90. 高帶寬低延時的DDR2內(nèi)存控制器的研究與實現(xiàn)
-
