【摘要】： 內(nèi)存訪問的速度已成為影響計算機系統(tǒng)整體性能的重要因素,內(nèi)存控制器決定了計算機系統(tǒng)的主存訪問性能。本文研究了滿足X-2處理器高帶寬低延時要求的DDR2內(nèi)存控制器。DDR2 SDRAM的數(shù)據(jù)雙沿傳輸機制對X-2處理器性能的發(fā)揮和提高至關(guān)重要,通過設(shè)計內(nèi)存控制器為處理器提供高帶寬低延時的存儲訪問是本文的研究內(nèi)容。 本文選取X-2處理器的存儲結(jié)構(gòu)作為研究對象,深入分析了當(dāng)前國際上存儲控制器的技術(shù)發(fā)展趨勢和DDR2內(nèi)存控制器的詳細技術(shù)規(guī)范,設(shè)計并實現(xiàn)了DDR2內(nèi)存控制器。內(nèi)存控制器接收X-2處理器的初始化指令,配置DDR2 SDRAM的訪問控制參數(shù),發(fā)給內(nèi)存初始化命令序列;然后接收處理器的讀寫指令,根據(jù)要訪問的存儲體狀態(tài),順序產(chǎn)生DDR2內(nèi)存能夠識別的命令序列;最后把這些命令直接傳送給DDR2內(nèi)存,同時根據(jù)相應(yīng)命令的時序要求等待一定時間后發(fā)出其他命令,如果是讀寫命令還要進行數(shù)據(jù)的傳輸和數(shù)據(jù)選通信號的時序控制。 X-2處理器DDR2內(nèi)存控制器的設(shè)計主要包括功能組織、邏輯設(shè)計及模擬驗證。本文詳細論述了DDR2內(nèi)存控制器各功能單元的具體設(shè)計。在參考國際主流DDR2內(nèi)存控制器實現(xiàn)方式的基礎(chǔ)上,按傳輸層和物理層方式獨立設(shè)計實現(xiàn)了適合于X-2處理器訪問方式的DDR2內(nèi)存控制器:傳輸層負責(zé)將處理器的指令變?yōu)镈DR2內(nèi)存可以識別的一系列命令,物理層完成命令的發(fā)送和時序的控制。 X-2處理器的DDR2內(nèi)存控制器的設(shè)計采用Verilog語言描述,并在ModelSim SE 5.7d和nc_verilog上對完成的設(shè)計進行了模塊級和系統(tǒng)級的測試,保證了設(shè)計的正確性,初步設(shè)計完成以后,針對現(xiàn)有內(nèi)存控制器體系結(jié)構(gòu)的特點和不足,提出了一些改進方案。X-2處理器投片生產(chǎn)后,對樣片的初步測試表明,所設(shè)計實現(xiàn)的DDR2內(nèi)存控制器功能正確,性能指標(biāo)達到預(yù)先設(shè)定的目標(biāo)。
【圖文】：

第 4 頁圖 1.1 X-2 處理器結(jié)構(gòu)圖流存儲系統(tǒng)：流存儲系統(tǒng)用于從片外存儲器加載或存儲流。所有 X-2 處理器存儲操作都是通過 memop 指令來完成的，memop 指令可以在存儲器和 SRF 之間傳輸流。這種流的 load/store 結(jié)構(gòu)與傳統(tǒng)的 RISC 標(biāo)量處理器的 load/store 結(jié)構(gòu)相類似。它可以簡化編程，并且可以使存儲系統(tǒng)優(yōu)化流的吞吐率，而不僅僅是單個獨立的訪存操作時間的優(yōu)化。系統(tǒng)可以同時提供兩個存儲流訪問，在 500MHZ 的工作頻率下，流存儲控制系統(tǒng)可以向 SRF 提供 8GB/s 的峰值帶寬。流寄存器文件：流寄存器文件負責(zé)存儲核心程序需要的輸入流和核心程序運算結(jié)束的輸出結(jié)果流，它的規(guī)�？梢愿鶕�(jù)應(yīng)用需求擴展。網(wǎng)絡(luò)控制器：X-2 處理器的網(wǎng)絡(luò)提供了多處理器系統(tǒng)間的高帶寬連接。網(wǎng)絡(luò)為2 維環(huán)繞網(wǎng)，使用維序路由，路由信息由調(diào)度程序決定，網(wǎng)絡(luò)中可以同時進行系統(tǒng)消息通訊和流數(shù)據(jù)的傳遞。鏈路時鐘與系統(tǒng)時鐘完全異步。網(wǎng)絡(luò)控制器使用專門的 8 個流緩沖器 SB 進行流數(shù)據(jù)的發(fā)送和接收。每個處理器有 4 個外部雙向網(wǎng)絡(luò)通道，這樣就可以構(gòu)成任何規(guī)模的 X-2 處理器互聯(lián)陣列。源處理器執(zhí)行 Netop 指令

國防科技大學(xué)研究生院學(xué)位論文一系列請求信號并配置 DDR2 內(nèi)存的基本參數(shù)，物理層完成命令的發(fā)送和數(shù)據(jù)的傳輸。DDR2 SDRAM 在執(zhí)行讀寫操作之前需要初始化，這一初始化過程是由內(nèi)存控制器通過控制管理部件的配置接口來完成的，配置接口內(nèi)實現(xiàn)了多個配置寄存器，包括 InitSDRAM、DIMM_ADDR 和 DIMM_Data 寄存器等，配置寄存器用來保存內(nèi)存的訪問控制參數(shù)。處理器的寫 InitSDRAM 寄存器指令將導(dǎo)致控制管理部件產(chǎn)生相應(yīng)的初始化操作。系統(tǒng)初始化階段，CPU 通過 DCR 總線接口訪問指定的配置寄存器，來獲取 DIMM 條(DDR2 顆粒組)的基本配置信息，然后計算出控制DIMM 條所需的配置參數(shù)，寫入到 SDRAM 訪問控制參數(shù)寄存器，供 DDR2 內(nèi)存控制器使用。內(nèi)存控制器根據(jù) DDR2 SDRAM 的初始化順序要求，由 DCR 總線接口的寫 InitSDRAM 寄存器命令產(chǎn)生初始化命令，仲裁器優(yōu)先選擇此命令發(fā)送到物理層，物理層產(chǎn)生一個相應(yīng)的請求發(fā)送給 DDR2 SDRAM，，完成 SDRAM 初始化序列中的一步。
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2006
【分類號】：TP333

【引證文獻】

相關(guān)期刊論文 前2條

1 何銳;;一種多圖層液晶控制器的設(shè)計與實現(xiàn)[J];電腦知識與技術(shù);2008年21期

2 楊斌;段哲民;高峰;;基于FPGA的DDR2 SDRAM存儲器用戶接口設(shè)計[J];電子設(shè)計工程;2012年23期

相關(guān)會議論文 前1條

1 張永志;宋宇鯤;;DDR2內(nèi)存控制器指令重排技術(shù)的研究[A];2008通信理論與技術(shù)新進展——第十三屆全國青年通信學(xué)術(shù)會議論文集（上）[C];2008年

相關(guān)博士學(xué)位論文 前1條

1 趙志剛;大面積高分辨率數(shù)字X射線探測器關(guān)鍵技術(shù)的研究[D];華中科技大學(xué);2010年

相關(guān)碩士學(xué)位論文 前3條

1 高飛;DDR2SDRAM控制器物理層主從控制DLL的設(shè)計[D];哈爾濱工業(yè)大學(xué);2010年

2 王正宇;DDR3內(nèi)存控制器的IP核設(shè)計及FPGA驗證[D];蘭州交通大學(xué);2012年

3 黃云翔;DDR3 SDRAM控制器的設(shè)計和驗證[D];華南理工大學(xué);2012年

本文編號：2701850