本文關(guān)鍵詞：基于寄存器聚類的低功耗DDR PHY時鐘樹設(shè)計

  更多相關(guān)文章： DDR PHY 時鐘樹 寄存器聚類 低功耗

【摘要】：隨著內(nèi)存技術(shù)的廣泛應(yīng)用,DDR PHY接口應(yīng)運而生。由于DDR時鐘頻率極高,在如此高頻下,時鐘受到工藝帶來的不確定性干擾也越來越大。頻率的提升往往也伴隨著功耗的提升,因此,設(shè)計既滿足時序又滿足功耗要求的DDR PHY時鐘樹是非常必要的。數(shù)字后端中的時鐘樹設(shè)計包括時鐘樹綜合和時鐘樹優(yōu)化,前者使時鐘樹滿足設(shè)計規(guī)則約束的要求,后者則對時鐘樹的時序或功耗進行優(yōu)化。本文主要針對的是DDR PHY時鐘樹的低功耗設(shè)計。傳統(tǒng)的時鐘樹優(yōu)化大多針對時鐘結(jié)構(gòu)的優(yōu)化和時鐘寄存器的優(yōu)化,鑒于前者對DDR PHY時鐘樹的優(yōu)化有限而后者的實際后端實現(xiàn)存在巨大困難,本文采用的寄存器聚類方法主要針對時鐘樹葉子級寄存器拓撲結(jié)構(gòu)的優(yōu)化。文章以普林姆算法作為寄存器聚類算法的先行準備,得到時鐘樹寄存器的最小生成樹,進而推導(dǎo)出時鐘樹寄存器的最小互連線長度。以緩沖器分配算法作為聚類算法的后續(xù)補充,幫助EDA工具識別做好的寄存器簇,使得時鐘樹綜合得以順利進行。實驗結(jié)果表明,相較常規(guī)方法,DDR PHY的時鐘偏移和時鐘延遲分別有18%和7.8%的降低,時鐘樹功耗則降低了12.9%。本文所采用算法不會改變寄存器的位置,使得初始網(wǎng)表的完好性得到保證。同時,算法采用Tcl語言實現(xiàn),實際操作性非常強,它可集成進任意EDA工具的時鐘樹綜合的流程之中。經(jīng)算法優(yōu)化后的時鐘樹能夠很好地滿足DDR PHY的功耗要求與性能要求。
【關(guān)鍵詞】：DDR PHY 時鐘樹 寄存器聚類 低功耗
【學(xué)位授予單位】：東南大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TP332.11;TP311.13
【目錄】：

• 摘要5-6
• Abstract6-9
• 第一章 緒論9-15
• 1.1 課題研究背景與意義9-10
• 1.2 國內(nèi)外研究現(xiàn)狀10-12
• 1.2.1 DDR的研究現(xiàn)狀10-11
• 1.2.2 時鐘樹的研究現(xiàn)狀11-12
• 1.3 研究內(nèi)容與設(shè)計指標12-13
• 1.3.1 研究內(nèi)容12
• 1.3.2 設(shè)計指標12-13
• 1.4 論文組織結(jié)構(gòu)13-15
• 第二章 DDR PHY時鐘樹的基本理論15-31
• 2.1 DDR PHY的架構(gòu)15-17
• 2.2 時鐘樹結(jié)構(gòu)的分類17-20
• 2.2.1 H型時鐘樹結(jié)構(gòu)17-18
• 2.2.2 二叉樹型時鐘樹結(jié)構(gòu)18-19
• 2.2.3 網(wǎng)格型時鐘樹結(jié)構(gòu)19-20
• 2.3 時鐘樹的性能指標20-23
• 2.3.1 時鐘延時20-21
• 2.3.2 時鐘偏移21-22
• 2.3.3 時鐘抖動22-23
• 2.3.4 傳輸時間23
• 2.4 時鐘樹的設(shè)計過程23-25
• 2.5 時鐘樹的優(yōu)化技術(shù)25-28
• 2.5.1 時鐘樹頂層結(jié)構(gòu)的優(yōu)化25-27
• 2.5.2 時鐘樹寄存器的優(yōu)化27-28
• 2.6 本章小結(jié)28-31
• 第三章 DDR PHY時鐘樹的寄存器聚類設(shè)計31-47
• 3.1 DDR PHY時鐘樹的問題分析31-33
• 3.2 DDR PHY時鐘樹寄存器聚類問題規(guī)劃33-42
• 3.2.1 時鐘樹寄存器版圖模型的建立33-35
• 3.2.2 寄存器最小生成樹的設(shè)計35-38
• 3.2.3 時鐘樹寄存器聚類的設(shè)計38-42
• 3.3 DDR PHY時鐘寄存器簇的緩沖器分配42-45
• 3.3.1 寄存器和互連線的傳輸模型43-44
• 3.3.2 緩沖器分配的具體設(shè)計44-45
• 3.4 本章小結(jié)45-47
• 第四章 DDR PHY時鐘樹的實現(xiàn)47-65
• 4.1 DDR PHY時鐘樹的寄存器聚類實現(xiàn)47-58
• 4.1.1 時鐘樹寄存器的分類47-51
• 4.1.2 時鐘樹寄存器聚類的實現(xiàn)51-58
• 4.2 DDR PHY的時鐘樹綜合58-64
• 4.2.1 DDR PHY的時鐘樹參數(shù)設(shè)置58-63
• 4.2.2 DDR PHY的時鐘樹綜合63-64
• 4.3 本章小結(jié)64-65
• 第五章 實驗結(jié)果與分析65-73
• 5.1 實驗結(jié)果對比65-70
• 5.1.1 時鐘樹整體性能對比65-67
• 5.1.2 時鐘樹的功耗對比67-69
• 5.1.3 運行時間對比69-70
• 5.2 實驗結(jié)果分析70-73
• 第六章 總結(jié)與展望73-75
• 6.1 總結(jié)73
• 6.2 展望73-75
• 參考文獻75-79
• 致謝79-81
• 研究生期間發(fā)表的論文及成果81

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 林曉;于忠臣;;時鐘樹綜合中的有效時鐘偏移[J];電子元器件應(yīng)用;2010年12期

2 林曉;于忠臣;;時鐘樹綜合中的有效時鐘偏移[J];空間電子技術(shù);2011年01期

3 柯烈金;吳秀龍;徐太龍;;時鐘樹性能的研究及改進方法[J];電腦知識與技術(shù);2011年16期

4 李芝燕,嚴曉浪;高速多級時鐘網(wǎng)布線[J];半導(dǎo)體學(xué)報;2000年03期

5 鄧博仁,王金城,金西;基于深亞微米下時鐘樹算法優(yōu)化的研究[J];半導(dǎo)體技術(shù);2005年10期

6 江立強,陳朝陽,沈緒榜,鄭兆青;一種有效的多時鐘網(wǎng)絡(luò)時鐘樹綜合方案[J];計算機與數(shù)字工程;2005年11期

7 王永清;王禮生;;ASIC設(shè)計流程和方法[J];中國集成電路;2005年12期

8 ;安森美半導(dǎo)體完整時鐘解決方案滿足時鐘市場更高要求[J];中國集成電路;2008年11期

9 王兵;彭瑞華;傅育熙;;前后端協(xié)同的時鐘樹設(shè)計方法[J];計算機工程;2008年12期

10 黃惠萍;陸偉成;付強;趙文慶;;基于延遲合并嵌入的帶障礙的時鐘樹布線算法[J];計算機輔助設(shè)計與圖形學(xué)學(xué)報;2008年06期

中國重要會議論文全文數(shù)據(jù)庫 前4條

1 劉戰(zhàn)濤;趙振宇;張民選;楊朱黎;張國強;;時鐘樹優(yōu)化方法研究[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

2 曾艷飛;張民選;趙振宇;;魚骨型時鐘結(jié)構(gòu)的設(shè)計與實現(xiàn)[A];第十六屆計算機工程與工藝年會暨第二屆微處理器技術(shù)論壇論文集[C];2012年

3 楊正強;趙振宇;衣曉飛;宋衛(wèi)衛(wèi);陳安安;;基于EDI的混合型時鐘設(shè)計[A];第十六屆計算機工程與工藝年會暨第二屆微處理器技術(shù)論壇論文集[C];2012年

4 宋衛(wèi)衛(wèi);馬馳遠;趙振宇;楊正強;陳安安;;40nm工藝下精確時鐘借用方法的研究[A];第十六屆計算機工程與工藝年會暨第二屆微處理器技術(shù)論壇論文集[C];2012年

中國博士學(xué)位論文全文數(shù)據(jù)庫 前3條

1 蔡懿慈;極大規(guī)模集成電路全局互連線設(shè)計與優(yōu)化算法研究[D];中國科學(xué)技術(shù)大學(xué);2007年

2 史江義;基于IP核的SOC設(shè)計關(guān)鍵技術(shù)研究[D];西安電子科技大學(xué);2007年

3 何小威;基于片上天線的高頻全局時鐘無線分布關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2011年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前10條

1 何海昌;基于時鐘偏斜調(diào)度的VLSI時序優(yōu)化方法研究[D];電子科技大學(xué);2015年

2 駱禮廳;基于SOC Encounter的ASIC芯片后端設(shè)計研究[D];西安電子科技大學(xué);2014年

3 張婷婷;ASIC后端設(shè)計中的時鐘樹綜合優(yōu)化研究[D];湘潭大學(xué);2015年

4 龐佳軍;低電壓時鐘樹結(jié)構(gòu)的研究與實現(xiàn)[D];東南大學(xué);2015年

5 任力爭;基于數(shù)據(jù)驅(qū)動的時鐘門控技術(shù)的物理實現(xiàn)[D];東南大學(xué);2016年

6 徐亮;低電壓抗工藝波動時鐘樹的設(shè)計及實現(xiàn)[D];東南大學(xué);2016年

7 童思原;低功耗藍牙4.0鏈路層的硬件設(shè)計[D];東南大學(xué);2016年

8 嚴石;面向DSP的時鐘門控技術(shù)的優(yōu)化與設(shè)計[D];東南大學(xué);2016年

9 符仕聰;基于寄存器聚類的低功耗DDR PHY時鐘樹設(shè)計[D];東南大學(xué);2016年

10 張衍奎;高性能芯片時鐘樹的物理設(shè)計與實現(xiàn)[D];大連理工大學(xué);2015年

，

本文編號：801728