為您找到約200篇文章，耗時0.0042秒，數(shù)據(jù)庫總量為384,903,566篇。
-
61. 基于FPGA的DDR3控制器IP設(shè)計與驗證
-
-
62. 基于FPGA的DDR3內(nèi)存控制器的研究與設(shè)計
-
-
63. 網(wǎng)絡(luò)處理器中多核共享DDR控制器的設(shè)計與優(yōu)化
-
-
64. FT1500處理器中仿真驅(qū)動的DDR3封裝設(shè)計
-
-
65. 基于DDR3-SDRAM的高速視頻傳輸系統(tǒng)
-
-
66. 基于比特重排的減少機頂盒芯片DDR接口SSN的方法
-
-
67. DDR3 SDRAM控制器與PHY的設(shè)計與仿真
-
-
68. SPARC通過競爭性結(jié)合膠原蛋白抑制DDR2的活化
-
-
69. 一種特殊應(yīng)用場景下的DDR4寫緩沖設(shè)計與驗證
-
-
70. 高速鏈路DDR的自適應(yīng)判決反饋均衡器算法與實現(xiàn)研究
-
