發(fā)布時(shí)間：2018-10-10 19:41

【摘要】：隨著半導(dǎo)體技術(shù)的發(fā)展,如今計(jì)算機(jī)系統(tǒng)中的處理器與存儲器的性能大幅度改善,工作頻率也飛速上升。但是由于處理器與存儲器的設(shè)計(jì)廠商不同,導(dǎo)致兩者發(fā)展的不同步,處理器的性能遠(yuǎn)遠(yuǎn)超過存儲器的,"存儲墻"問題變得很嚴(yán)重,存儲器的訪存效率、帶寬、工作頻率很難滿足現(xiàn)代處理器的需求,處理器的能力難以完全發(fā)揮出來,計(jì)算機(jī)系統(tǒng)的整體性能也因此受到限制。存儲器控制器作為處理器與存儲器之間數(shù)據(jù)傳輸?shù)臉蛄?因此研究一款高效的存儲器控制器至關(guān)重要。本文首先對DDR3 SDRAM標(biāo)準(zhǔn)深入研究,分析了 DDR3操作的各種時(shí)序參數(shù),講解了頁命中、頁快速命中、頁未命中等概念,指出了影響DDR3讀寫效率的因素,即尋址沖突。然后提出了通過對讀寫命令執(zhí)行順序調(diào)整以及不同Bank命令交叉執(zhí)行的方式,提高讀寫效率。PHY將控制器和存儲器連接起來,通過DQS硬核對輸出的DQS信號延遲調(diào)整,完成寫平衡操作,使用DQS硬核檢測DQS信號,并將采樣到的DQS信號相移90度作為DQ信號的采樣時(shí)鐘,完成讀校準(zhǔn)。本文對各模塊使用Verilog HDL語言進(jìn)行設(shè)計(jì)和仿真。
[Abstract]:With the development of semiconductor technology, the performance of processor and memory in computer system has been greatly improved. However, due to the difference between the processor and the memory design manufacturer, the development of the processor is out of sync. The performance of the processor is far greater than that of the memory. The problem of "memory wall" becomes very serious, and the memory access efficiency and bandwidth become very serious. The working frequency is difficult to meet the needs of modern processors, and the ability of processors is difficult to be fully developed, so the overall performance of computer systems is limited. Memory controller is a bridge between processor and memory, so it is very important to study an efficient memory controller. In this paper, the DDR3 SDRAM standard is deeply studied, and various timing parameters of DDR3 operation are analyzed. The concepts of page hit, page fast hit and page miss are explained, and the factors that affect the efficiency of DDR3 reading and writing, namely addressing conflict, are pointed out. Then, by adjusting the execution order of read and write commands and cross-executing different Bank commands, we improve the efficiency of reading and writing. PHY connects the controller and memory, and adjusts the delay of output DQS signals by DQS hard check. The write balance operation is completed, the DQS signal is detected by the DQS hard core, and the sampled DQS signal is shifted 90 degrees to be the sampling clock of the DQ signal, which is read and calibrated. In this paper, each module is designed and simulated by Verilog HDL language.
【學(xué)位授予單位】：山東大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2017
【分類號】：TP333

【參考文獻(xiàn)】

相關(guān)期刊論文 前8條

1 焦淑紅;程仁濤;;基于FPGA的DDR3控制器設(shè)計(jì)[J];電子科技;2015年07期

2 丁寧;馬游春;秦麗;韓帥;;基于FPGA的DDR3-SDRAM控制器用戶接口設(shè)計(jì)[J];科學(xué)技術(shù)與工程;2014年17期

3 章專;魏齊良;申屠粟民;;基于R-SET結(jié)構(gòu)的邏輯門電路和觸發(fā)器設(shè)計(jì)[J];浙江大學(xué)學(xué)報(bào)(理學(xué)版);2013年03期

4 李鑫;竇勇;鄧林;張勁;;多核平臺下事務(wù)處理類應(yīng)用性能分析及評價(jià)[J];計(jì)算機(jī)研究與發(fā)展;2011年S1期

5 楊斌;;基于X86系統(tǒng)高速PCB設(shè)計(jì)[J];通信技術(shù);2009年10期

6 孫連科;;用C語言實(shí)現(xiàn)海明碼的計(jì)算[J];電腦知識與技術(shù);2009年20期

7 高效偉;多處理器并行處理的新發(fā)展[J];渤海大學(xué)學(xué)報(bào)(自然科學(xué)版);2005年03期

8 雷劍虹,金之誠,沈建國;可編程器件設(shè)計(jì)中跨時(shí)鐘域的同步設(shè)計(jì)問題[J];華東師范大學(xué)學(xué)報(bào)(自然科學(xué)版);2004年03期

相關(guān)博士學(xué)位論文 前2條

1 劉德峰;面向存儲級并行的多核處理器關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2011年

2 李靜梅;多核處理器的設(shè)計(jì)技術(shù)研究[D];哈爾濱工程大學(xué);2010年

相關(guān)碩士學(xué)位論文 前10條

1 李曉帆;線陣CCD信號處理系統(tǒng)及處理算法研究[D];南京理工大學(xué);2015年

2 王海燕;高性能DDR3/LPDDR2 SDRAM控制器設(shè)計(jì)及軟件驗(yàn)證[D];電子科技大學(xué);2014年

3 黃朋;基于FPGA的雷達(dá)信號預(yù)處理系統(tǒng)設(shè)計(jì)[D];西安電子科技大學(xué);2014年

4 張家杰;多核處理器關(guān)鍵技術(shù)研究[D];復(fù)旦大學(xué);2013年

5 林曉宇;嵌入式SDRAM控制器的優(yōu)化研究與設(shè)計(jì)[D];長沙理工大學(xué);2013年

6 趙偉峰;網(wǎng)絡(luò)處理器中異步訪問DRAM存儲控制系統(tǒng)的設(shè)計(jì)與優(yōu)化[D];西安電子科技大學(xué);2013年

7 鄒輝輝;網(wǎng)絡(luò)處理器中多核共享DDR控制器的設(shè)計(jì)與優(yōu)化[D];西安電子科技大學(xué);2013年

8 李逍楠;DDR3控制器的研究[D];西安電子科技大學(xué);2013年

9 王正宇;DDR3內(nèi)存控制器的IP核設(shè)計(jì)及FPGA驗(yàn)證[D];蘭州交通大學(xué);2012年

10 高維娜;YHFT-DX高性能DSP芯片的功能驗(yàn)證[D];國防科學(xué)技術(shù)大學(xué);2012年

，

本文編號：2263010