本文關(guān)鍵詞：基于DSP和FPGA的多功能嵌入式導(dǎo)航計算機(jī)系統(tǒng)設(shè)計，由筆耕文化傳播整理發(fā)布。

【摘要】：為適應(yīng)組合導(dǎo)航計算機(jī)的微型化、高性能度的要求,拓寬導(dǎo)航計算機(jī)的應(yīng)用領(lǐng)域。本文進(jìn)行了基于 DSP 和 FPGA 的組合導(dǎo)航系統(tǒng)設(shè)計研究。 論文首先根據(jù)組合導(dǎo)航計算機(jī)的特點(diǎn)和應(yīng)用要求,提出了基于 DSP和FPGA的組合導(dǎo)航計算機(jī)系統(tǒng)方案。該方案是以 DSP 作為處理器,由 FPGA 實(shí)現(xiàn)輸入輸出等外圍接口,完成對 IMU 信號的采集和緩存、多串行口的擴(kuò)展、鍵盤接口擴(kuò)展以及液晶顯示接口擴(kuò)展等功能;DSP 通過 EMIF 接口實(shí)現(xiàn)和 FPGA 通信。然后論文重點(diǎn)進(jìn)行了采用 FPGA 實(shí)現(xiàn) FIFO 緩存、ADC 采樣控制器和接口單元、異步串行通訊接口、小鍵盤接口和液晶顯示接口的設(shè)計,并對各功能模塊進(jìn)行了時序仿真驗(yàn)證,同時針對各功能模塊設(shè)計了驅(qū)動軟件。最后,為進(jìn)一步縮小導(dǎo)航計算機(jī)的體積,論文提出了基于嵌入 PowerPC 的 FPGA 的 SOPC 設(shè)計方案,并對片上系統(tǒng)的硬件結(jié)構(gòu)進(jìn)行了設(shè)計。論文中所有接口設(shè)計使用 VHDL 語言采用自頂向下、層次化、模塊化系統(tǒng)設(shè)計方法。 高速浮點(diǎn) DSP 作為導(dǎo)航處理器,FPGA 作為外設(shè)接口單元,使 DSP 專注于復(fù)雜的導(dǎo)航解算,提高了系統(tǒng)效率和速度。VHDL 語言描述的設(shè)計模塊作為 IP核可重用,修改升級靈活,設(shè)計 IP 核也可以直接應(yīng)用于片上系統(tǒng)設(shè)計中。同時,本文提出的多串行口擴(kuò)展硬件實(shí)現(xiàn)簡單;硬件實(shí)現(xiàn)帶有緩存的高速 ADC 信號采集控制具有不占用 CPU 資源、運(yùn)行速度快的特點(diǎn)。 FPGA 可重新編程、VHDL 模塊可重用,因此用 FPGA 設(shè)計接口電路靈活方便,升級容易。用高速度、小體積、低功耗、低成本的 DSP 和 FPGA 設(shè)計導(dǎo)航計算機(jī)適應(yīng)了其微型化、高性能、低成本、低功耗的發(fā)展方向。
【關(guān)鍵詞】：導(dǎo)航計算機(jī) DSP FPGA VHDL 異步串行接口 SOPC
【學(xué)位授予單位】：南京航空航天大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2005
【分類號】：V249.3
【目錄】：

• 第一章 緒論14-18
• 1.1 課題研究背景14-15
• 1.2 SINS/GPS 組合導(dǎo)航計算機(jī)國內(nèi)外發(fā)展現(xiàn)狀15-17
• 1.3 本課題研究的目的、意義及主要內(nèi)容17-18
• 第二章 SINS/GPS 組合導(dǎo)航計算機(jī)方案18-29
• 2.1 引言18
• 2.2 SINS/GPS 組合導(dǎo)航系統(tǒng)算法18-22
• 2.2.1 捷聯(lián)慣性導(dǎo)航原理18
• 2.2.2 捷聯(lián)慣性導(dǎo)航算法18-19
• 2.2.3 GPS 衛(wèi)星導(dǎo)航系統(tǒng)19-20
• 2.2.4 SINS/GPS 組合導(dǎo)航系統(tǒng)20-22
• 2.3 DSP 和FPGA 的特點(diǎn)和開發(fā)22-25
• 2.3.1 DSP 的特點(diǎn)和開發(fā)22
• 2.3.2 可編程邏輯器件的結(jié)構(gòu)和工作原理22-23
• 2.3.3 硬件描述語言23-24
• 2.3.4 FPGA 開發(fā)流程和開發(fā)工具24-25
• 2.4 基于DSP 和FPGA 的組合導(dǎo)航計算機(jī)方案25-26
• 2.5 DSP、FPGA 等主要芯片選型26-28
• 2.5.1 DSP 選型26-27
• 2.5.2 FPGA 選型27
• 2.5.3 ADC 和液晶顯示器選型27-28
• 2.6 本章小結(jié)28-29
• 第三章 基于 FPGA 的數(shù)據(jù)采集和通信接口設(shè)計29-54
• 3.1 引言29
• 3.2 模擬信號數(shù)據(jù)采集部分設(shè)計29-41
• 3.2.1 模擬信號采集硬件結(jié)構(gòu)29-30
• 3.2.2 ADC 采樣控制器總體設(shè)計30-31
• 3.2.3 CPU 接口模塊設(shè)計31-33
• 3.2.4 FIFO 模塊設(shè)計33-35
• 3.2.5 ADC 接口模塊設(shè)計35-40
• 3.2.6 ADC 采樣控制器的軟件驅(qū)動程序設(shè)計40-41
• 3.3 基于FPGA 的多通用串行接口(UART)的設(shè)計41-49
• 3.3.1 異步串行通訊標(biāo)準(zhǔn)41
• 3.3.2 異步串行口總體設(shè)計41-43
• 3.3.3 波特率發(fā)生器43
• 3.3.4 串行數(shù)據(jù)發(fā)送模塊43-44
• 3.3.5 發(fā)送FIFO 模塊44
• 3.3.6 串行數(shù)據(jù)接收模塊44-46
• 3.3.7 接收FIFO 模塊46
• 3.3.8 CPU 接口邏輯46-49
• 3.4 ADC 采樣控制器與UART 時序仿真49-53
• 3.4.1 ADC 采樣控制器時序仿真50-52
• 3.4.2 UART 時序仿真52-53
• 3.5 本章小結(jié)53-54
• 第四章 FPGA 實(shí)現(xiàn)人機(jī)接口和 DSP 接口設(shè)計54-65
• 4.1 引言54
• 4.2 液晶顯示接口設(shè)計54-58
• 4.2.1 液晶顯示接口總體設(shè)計54-56
• 4.2.2 液晶顯示接口控制器設(shè)計56-57
• 4.2.3 液晶顯示接口驅(qū)動程序設(shè)計57-58
• 4.3 鍵盤接口設(shè)計58-61
• 4.3.1 鍵盤接口總體設(shè)計58-59
• 4.3.2 按鍵編碼邏輯設(shè)計59-61
• 4.4 FPGA 與DSP 的接口設(shè)計61-63
• 4.5 人機(jī)接口模塊時序仿真63-64
• 4.5.1 液晶顯示接口時序仿真63-64
• 4.5.2 鍵盤接口時序仿真64
• 4.6 本章小結(jié)64-65
• 第五章 基于 Virtex-II Pro 的 SOPC 導(dǎo)航計算機(jī)系統(tǒng)方案設(shè)計65-72
• 5.1 引言65
• 5.2 Virtex-II Pro 特點(diǎn)65-68
• 5.2.1 PowerPC405 內(nèi)部結(jié)構(gòu)66
• 5.2.2 PowerPC405 外部接口66-67
• 5.2.3 CoreConnect 技術(shù)67-68
• 5.3 基于Virtex-II Pro 組合導(dǎo)航系統(tǒng)方案設(shè)計68-71
• 5.4 本章小結(jié)71-72
• 第六章 總結(jié)與展望72-74
• 6.1 本文所做的工作72
• 6.2 后續(xù)工作及研究方向72-74
• 參考文獻(xiàn)74-77
• 致謝77-78
• 在學(xué)期間的研究成果及發(fā)表的學(xué)術(shù)論文78

【引證文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前2條

1 張靜怡;安揚(yáng);;SOPC技術(shù)在軍用信息終端中的應(yīng)用[J];火力與指揮控制;2010年S1期

2 劉瑞超;趙捍東;曹紅松;孫運(yùn)強(qiáng);;高動態(tài)環(huán)境下的彈載導(dǎo)航計算機(jī)設(shè)計[J];電子測試;2010年12期

中國博士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 李宗濤;高動態(tài)捷聯(lián)慣導(dǎo)系統(tǒng)的并行實(shí)現(xiàn)研究[D];浙江大學(xué);2012年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前10條

1 鄒雄;基于FPGA的彈載計算機(jī)調(diào)試方法研究[D];南昌航空大學(xué);2010年

2 谷文博;基于DSP/FPGA架構(gòu)實(shí)現(xiàn)捷聯(lián)式慣性導(dǎo)航系統(tǒng)[D];大連理工大學(xué);2010年

3 姚雙武;基于SOPC的集成處理器仿真平臺研制[D];哈爾濱工業(yè)大學(xué);2010年

4 劉士偉;嵌入式實(shí)時操作系統(tǒng)VxWorks在激光陀螺姿態(tài)測量系統(tǒng)中的應(yīng)用研究[D];國防科學(xué)技術(shù)大學(xué);2010年

5 劉一民;基于SOPC的組合導(dǎo)航計算機(jī)的研究與實(shí)現(xiàn)[D];北京化工大學(xué);2011年

6 孟祥臣;基于SOPC的微小型組合導(dǎo)航計算機(jī)的設(shè)計研究[D];哈爾濱工程大學(xué);2011年

7 刁克巍;信號處理板的采集與顯示模塊的設(shè)計與實(shí)現(xiàn)[D];哈爾濱工程大學(xué);2011年

8 郝允冉;基于TERN系列板卡的小型化飛控計算機(jī)設(shè)計[D];南京航空航天大學(xué);2007年

9 劉偉峰;基于DSP和CPLD的微型導(dǎo)航計算機(jī)系統(tǒng)研究[D];南京航空航天大學(xué);2007年

10 邱吉冰;SOPC嵌入式導(dǎo)航計算機(jī)研制[D];南京航空航天大學(xué);2007年

  本文關(guān)鍵詞：基于DSP和FPGA的多功能嵌入式導(dǎo)航計算機(jī)系統(tǒng)設(shè)計，，由筆耕文化傳播整理發(fā)布。

本文編號：304045