正交頻分復用(Orthogonal Frequency Division Multiplexing,OFDM)在多載波傳輸體制中具有基礎(chǔ)性的地位。在以LTE-Advanced、IEEE 802.11ac/ad/ay為代表的寬帶無線通信標準中,OFDM是實現(xiàn)高速信息傳輸?shù)氖鼓芗夹g(shù)。以此同時,隨著物聯(lián)網(wǎng)(Internet of Things,IoT)的不斷發(fā)展完善,OFDM也被3GPP標準化組織遴選為IoT底層機器類型通信(Machine Type Communications,MTC)的解決方案之一�？焖俑道锶~變換(Fast Fourier Transform,FFT)和信道譯碼被認為是OFDM系統(tǒng)的關(guān)鍵技術(shù):OFDM信號的解調(diào)需要通過FFT來完成,而信道譯碼是提升信息傳輸可靠性的主要手段之一。因此,設(shè)計高效的FFT解調(diào)和信道譯碼算法及硬件結(jié)構(gòu)對采用OFDM技術(shù)的實際通信設(shè)備具有重要意義,同時也是學術(shù)和工業(yè)界持續(xù)關(guān)注的熱點。本文的研究正是圍繞這一問題展開,主要工作和創(chuàng)新點包含以下方面:首先,對于目前帶寬達數(shù)百兆乃至上千兆赫茲的OFDM信號,FFT需要以并行計算方式來完成信號的高速解調(diào),如...

【文章頁數(shù)】：181 頁

【學位級別】：博士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 研究背景與意義
    1.2 研究現(xiàn)狀
        1.2.1 FFT算法與硬件實現(xiàn)結(jié)構(gòu)
        1.2.2 FFT定點運算的量化誤差分析與參數(shù)優(yōu)化
        1.2.3 Turbo碼譯碼方案與并行交織器設(shè)計
        1.2.4 列表譯碼算法及實現(xiàn)結(jié)構(gòu)
    1.3 論文研究思路與組織結(jié)構(gòu)
        1.3.1 論文的研究思路
        1.3.2 論文組織結(jié)構(gòu)
    1.4 論文的主要貢獻
第二章 FFT并行計算方法與硬件結(jié)構(gòu)設(shè)計
    2.1 引言
    2.2 FFT并行計算方案推導
    2.3 基于折疊變換的M²DF結(jié)構(gòu)
        2.3.1 SDF串行流水線結(jié)構(gòu)的折疊矩陣
        2.3.2 基于折疊矩陣的運算操作重新調(diào)度
        2.3.3 M²DF并行流水線FFT計算結(jié)構(gòu)
    2.4 M²DF結(jié)構(gòu)的優(yōu)化設(shè)計
        2.4.1 數(shù)據(jù)排序單元設(shè)計方案
        2.4.2 旋轉(zhuǎn)因子壓縮存儲策略
    2.5 理論分析與硬件測試
        2.5.1 并行流水線FFT結(jié)構(gòu)的資源消耗估計與比較
        2.5.2 M²DF結(jié)構(gòu)的硬件實現(xiàn)與測試
    2.6 本章小結(jié)
第三章 Radix-2^kFFT量化誤差分析與硬件參數(shù)優(yōu)化
    3.1 引言
    3.2 混合radix-2^k算法的矩陣表示及數(shù)學性質(zhì)
        3.2.1 混合radix-2^k算法的矩陣表示
        3.2.2 混合radix-2^k算法各分量矩陣的數(shù)學性質(zhì)
    3.3 混合radix-2^k算法的量化誤差分析
        3.3.1 可變數(shù)據(jù)位寬下的量化誤差模型
        3.3.2 量化誤差的功率估計
    3.4 流水線FFT結(jié)構(gòu)硬件參數(shù)的優(yōu)化配置
        3.4.1 SDF流水線結(jié)構(gòu)的存儲資源需求
        3.4.2 MDC流水線結(jié)構(gòu)的存儲資源需求
        3.4.3 流水線結(jié)構(gòu)的計算資源開銷估計
        3.4.4 FFT計算單元參數(shù)優(yōu)化
    3.5 仿真分析與實驗測試
        3.5.1 流水線結(jié)構(gòu)SQNR與存儲開銷的仿真分析
        3.5.2 流水線FFT結(jié)構(gòu)SQNR的實驗測試
    3.6 本章小結(jié)
第四章 Turbo碼并行譯碼器中QPP交織器硬件結(jié)構(gòu)設(shè)計
    4.1 引言
    4.2 Turbo碼的并行譯碼方法
        4.2.1 基于符號的MAP譯碼算法
        4.2.2 子塊并行譯碼與塊交織流水線策略
        4.2.3 基于SMAP與 XMAP的 SISO譯碼方式
    4.3 針對QPP交織器的外信息無沖突存取方式
        4.3.1 外信息存儲模式與QPP交織器的數(shù)學表示
        4.3.2 支持無沖突訪問的外信息存儲模式
    4.4 并行QPP交織器的硬件設(shè)計
        4.4.1 數(shù)據(jù)寫入電路結(jié)構(gòu)
        4.4.2 數(shù)據(jù)讀取電路的讀地址產(chǎn)生器
        4.4.3 數(shù)據(jù)讀取電路中數(shù)據(jù)路由單元
    4.5 理論分析與硬件測試
        4.5.1 不同QPP交織器設(shè)計方案的復雜度分析
        4.5.2 QPP交織器的硬件實現(xiàn)與測試
    4.6 本章小結(jié)
第五章 卷積碼并行列表譯碼算法與硬件結(jié)構(gòu)設(shè)計
    5.1 引言
    5.2 卷積碼的并行列表譯碼方法
        5.2.1 非咬尾卷積碼的列表譯碼
        5.2.2 咬尾卷積碼的列表譯碼
    5.3 基于路徑標識的非咬尾卷積碼并行列表譯碼算法
        5.3.1 基于路徑標識的前向遞推運算
        5.3.2 基于路徑標識的路徑回溯
    5.4 基于網(wǎng)格循環(huán)性的咬尾卷積碼初始狀態(tài)估計器
    5.5 并行列表譯碼器的硬件結(jié)構(gòu)設(shè)計
        5.5.1 并行列表譯碼器的ACS單元
        5.5.2 并行列表譯碼器的路徑回溯單元
        5.5.3 初始狀態(tài)估計器
    5.6 理論分析與硬件測試
        5.6.1 非咬尾卷積碼列表譯碼器存儲資源分析
        5.6.2 基于FPGA的列表譯碼器硬件實現(xiàn)與性能測試
        5.6.3 列表譯碼器的VLSI實現(xiàn)
    5.7 本章小結(jié)
第六章 結(jié)束語
    6.1 主要研究成果與創(chuàng)新點
    6.2 后續(xù)工作展望
致謝
參考文獻
作者在學期間取得的學術(shù)成果
附錄 A CORDIC運算單元的量化誤差分析
附錄 B 定理3.2 的證明
附錄 C 定理4.2 的證明
附錄 D 定理4.4 的證明



本文編號：3916545