隨著近幾年安全漏洞事件頻發(fā),系統(tǒng)安全的重要性越來(lái)越受到人們的重視,尤其是物理安全。而物理不可克隆函數(shù)的提出,可以為物理安全提供一個(gè)很好的解決方案,包括身份認(rèn)證,密鑰存儲(chǔ)等方面。但是基于判決器的物理不可克隆函數(shù)（Arbiter PUF,APUF）本身具有很好的線性模型,很容易被機(jī)器學(xué)習(xí)算法建模出其響應(yīng)行為,從而使其喪失不可克隆的性質(zhì)。因此需要為APUF設(shè)計(jì)防護(hù)結(jié)構(gòu),增強(qiáng)抗建模攻擊能力,從而可以保證其應(yīng)用系統(tǒng)的安全性。本文以APUF為基礎(chǔ),考慮防護(hù)結(jié)構(gòu)的資源占用情況及抗建模攻擊能力,同時(shí)設(shè)計(jì)出了兩種防護(hù)結(jié)構(gòu):樹(shù)形防護(hù)結(jié)構(gòu)和級(jí)聯(lián)弱PUF防護(hù)結(jié)構(gòu)。樹(shù)形防護(hù)結(jié)構(gòu)主要對(duì)APUF的輸出進(jìn)行分散并重新組合,可以組合出多個(gè)APUF模型,從而可以增強(qiáng)原APUF的抗建模攻擊能力。級(jí)聯(lián)弱PUF結(jié)構(gòu)主要利用弱PUF特性,對(duì)原始激勵(lì)進(jìn)行處理,使得原始激勵(lì)到處理后的激勵(lì)為多映射關(guān)系,打亂原始激勵(lì)與APUF的線性關(guān)系,從而可以增強(qiáng)抗建模攻擊能力。本文在Altera FPGA平臺(tái),實(shí)現(xiàn)了四種APUF結(jié)構(gòu),包括原始APUF,帶有樹(shù)形防護(hù)的APUF,帶有級(jí)聯(lián)弱PUF的APUF以及帶有兩種防護(hù)結(jié)構(gòu)的APUF。本文通過(guò)Line... 

【文章頁(yè)數(shù)】：82 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 研究背景及意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
    1.3 研究?jī)?nèi)容和設(shè)計(jì)指標(biāo)
    1.4 論文組織結(jié)構(gòu)
第二章 物理不可克隆函數(shù)與機(jī)器學(xué)習(xí)算法
    2.1 物理不可克隆函數(shù)
        2.1.1 APUF電路結(jié)構(gòu)
        2.1.2 物理不可克隆函數(shù)的特性
    2.2 典型的APUF抗建模攻擊結(jié)構(gòu)
        2.2.1 APUF建模模型
        2.2.2 XOR-APUF結(jié)構(gòu)
        2.2.3 FF-APUF結(jié)構(gòu)
        2.2.4 Multi-APUF結(jié)構(gòu)
        2.2.5 MISR-APUF結(jié)構(gòu)
    2.3 基于機(jī)器學(xué)習(xí)算法的APUF建模攻擊研究
        2.3.1 Linear Regression算法
        2.3.2 Logic Regression算法
        2.3.3 SVM算法
        2.3.4 BPNN算法
    2.4 典型的APUF防護(hù)結(jié)構(gòu)的建模攻擊
    2.5 本章小結(jié)
第三章 基于樹(shù)形結(jié)構(gòu)的響應(yīng)后處理的抗建模攻擊設(shè)計(jì)
    3.1 對(duì)響應(yīng)防護(hù)結(jié)構(gòu)的相關(guān)研究設(shè)計(jì)
    3.2 樹(shù)形APUF結(jié)構(gòu)的設(shè)計(jì)
    3.3 帶有樹(shù)形防護(hù)的APUF的FPGA實(shí)現(xiàn)
    3.4 樹(shù)形APUF的建模攻擊分析
    3.5 本章小結(jié)
第四章 基于級(jí)聯(lián)弱PUF結(jié)構(gòu)的激勵(lì)預(yù)處理的抗建模攻擊設(shè)計(jì)
    4.1 激勵(lì)預(yù)處理結(jié)構(gòu)的相關(guān)研究設(shè)計(jì)
    4.2 級(jí)聯(lián)弱PUF預(yù)處理結(jié)構(gòu)設(shè)計(jì)
    4.3 基于級(jí)聯(lián)弱PUF的激勵(lì)預(yù)處理結(jié)構(gòu)的APUF的FPGA實(shí)現(xiàn)
    4.4 帶有級(jí)聯(lián)弱PUF的激勵(lì)預(yù)處理結(jié)構(gòu)的APUF抗建模攻擊分析
    4.5 本章小結(jié)
第五章 抗建模攻擊結(jié)構(gòu)指標(biāo)分析及芯片版圖設(shè)計(jì)
    5.1 基于FPGA平臺(tái)的APUF實(shí)現(xiàn)及建模分析
        5.1.1 APUF的 FPGA實(shí)現(xiàn)
        5.1.2 關(guān)于APUF單元在FPGA內(nèi)部的不同例化方式對(duì)建模攻擊的影響分析
    5.2 基于FPGA平臺(tái)的帶有兩種防護(hù)結(jié)構(gòu)的APUF實(shí)現(xiàn)及建模攻擊
    5.3 芯片版圖設(shè)計(jì)
        5.3.1 芯片系統(tǒng)設(shè)計(jì)
        5.3.2 芯片版圖實(shí)現(xiàn)
        5.3.3 LVS和 DRC
        5.3.4 芯片版圖
    5.4 FPGA實(shí)驗(yàn)結(jié)果對(duì)比
    5.5 本章小結(jié)
第六章 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
參考文獻(xiàn)
致謝
攻讀碩士學(xué)位期間發(fā)表的論文
附錄


【參考文獻(xiàn)】：
期刊論文
[1]物理不可克隆函數(shù)綜述[J]. 張紫楠,郭淵博.  計(jì)算機(jī)應(yīng)用. 2012(11)



本文編號(hào)：3704734