本文選題：多項式 + 帶權(quán)值廣義表　； 參考：《北京郵電大學(xué)學(xué)報》2017年01期

【摘要】：為了實現(xiàn)多項式數(shù)據(jù)通路的高層次綜合,采用有序、簡化和正則的帶權(quán)值廣義表模型表達(dá)該多項式.首先對該帶權(quán)值廣義表進(jìn)行線性化處理;然后提出了基于帶權(quán)值廣義表的多項式數(shù)據(jù)通路的高層次優(yōu)化方法.該方法以自底向上的方式遍歷帶權(quán)值廣義表中的節(jié)點,并迭代地析取該帶權(quán)值廣義表中的乘法和加法項,進(jìn)而將該帶權(quán)值廣義表轉(zhuǎn)換為不可簡化的有層次的帶權(quán)值廣義表集合,最終將該集合轉(zhuǎn)換為更適于高層次綜合的可調(diào)度數(shù)據(jù)流圖.實驗結(jié)果表明,與傳統(tǒng)的方法相比,采用該方法得到的數(shù)據(jù)流圖轉(zhuǎn)化為寄存器傳輸級結(jié)構(gòu)具有更小的延遲和面積.
[Abstract]:In order to realize the high-level synthesis of polynomial data path, the polynomial is expressed by an ordered, simplified and regular weighted generalized table model. Firstly, the weighted generalized table is linearized, and then a high level optimization method for polynomial data path based on weighted generalized table is proposed. The method traverses the nodes in the weighted generalized table in a bottom-up manner, iteratively disjuncts the multiplication and addition items in the weighted generalized table, and then converts the weighted generalized table into an irreducible set of weighted generalized tables. Finally, the set is transformed into a schedulable data flow graph that is more suitable for high level synthesis. The experimental results show that compared with the traditional method, the data flow diagram obtained by this method has smaller delay and smaller area than that of the traditional method.
【作者單位】： 長安大學(xué)信息工程學(xué)院;
【基金】：國家自然科學(xué)基金項目(61473047) 中央高�；究蒲袠I(yè)務(wù)費專項資金項目(310824161004)
【分類號】：TP301.6;O174.14

【相似文獻(xiàn)】

相關(guān)期刊論文 前3條

1 倫怡,劉建軍;基于動態(tài)規(guī)劃的數(shù)據(jù)通路算法[J];河北北方學(xué)院學(xué)報(自然科學(xué)版);2005年01期

2 細(xì)川利紀(jì);早川哲兵;吉村正義;;一種使用調(diào)控器針對數(shù)據(jù)通路的綜合功能的時間擴(kuò)展模型生成方法(英文)[J];上海師范大學(xué)學(xué)報(自然科學(xué)版);2010年05期

3 ;[J];;年期

相關(guān)會議論文 前2條

1 劉成;張磊;韓銀和;李曉維;;一種基于數(shù)據(jù)通路挽救的高可靠片上互聯(lián)網(wǎng)絡(luò)設(shè)計[A];第六屆中國測試學(xué)術(shù)會議論文集[C];2010年

2 段勃;王文迪;張春明;李想;;一種基于數(shù)據(jù)通路重構(gòu)的運算加速平臺[A];第十五屆計算機(jī)工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

相關(guān)博士學(xué)位論文 前1條

1 肖繼學(xué);基于累加器的DSP數(shù)據(jù)通路的內(nèi)建自測試技術(shù)的研究[D];電子科技大學(xué);2007年

相關(guān)碩士學(xué)位論文 前10條

1 武桂林;PCIe2.0 MAC層數(shù)據(jù)通路與PCS層設(shè)計[D];中國科學(xué)技術(shù)大學(xué);2016年

2 王雅琴;規(guī)整電路的半自動物理實現(xiàn)與優(yōu)化[D];國防科學(xué)技術(shù)大學(xué);2015年

3 李軍飛;面向圖搜索的流加速部件片上數(shù)據(jù)通路的設(shè)計、實現(xiàn)及性能優(yōu)化[D];國防科學(xué)技術(shù)大學(xué);2014年

4 王燕;J2ME安全數(shù)據(jù)通路關(guān)鍵技術(shù)研究與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2005年

5 朱霞;P1750A處理器數(shù)據(jù)通路設(shè)計[D];西北工業(yè)大學(xué);2001年

6 范靖;DSP處理器數(shù)據(jù)通路設(shè)計[D];西北工業(yè)大學(xué);2001年

7 田斌;功耗限制下RTL數(shù)據(jù)通路低費用測試方法研究[D];湖南大學(xué);2011年

8 馮彬;高速ASIC設(shè)計新理論中的高層次綜合算法及軟件研究[D];哈爾濱工程大學(xué);2002年

9 向奔;一種DSP數(shù)據(jù)通路的設(shè)計實現(xiàn)[D];上海交通大學(xué);2008年

10 向奔;一種DSP數(shù)據(jù)通路的設(shè)計實現(xiàn)[D];上海交通大學(xué);2009年

，

本文編號：1920016