基于DSP和FPGA的衛(wèi)星信號(hào)模擬器設(shè)計(jì)與實(shí)現(xiàn)
發(fā)布時(shí)間:2021-05-16 13:05
為給衛(wèi)星導(dǎo)航接收機(jī)的測試提供高穩(wěn)定度、高精度、可復(fù)現(xiàn)的衛(wèi)星信號(hào),設(shè)計(jì)了一款衛(wèi)星信號(hào)模擬器。該系統(tǒng)以DSP+FPGA作為核心芯片,并集成了射頻上變頻電路、高速D/A轉(zhuǎn)換電路、Flash芯片和SDRAM芯片。系統(tǒng)可以實(shí)現(xiàn)GPS L1信號(hào)和BDS B1I、B2I、B3雙模多頻點(diǎn)衛(wèi)星信號(hào)的模擬。利用商業(yè)接收機(jī)對(duì)硬件平臺(tái)生成的衛(wèi)星導(dǎo)航信號(hào)進(jìn)行測試,定位結(jié)果驗(yàn)證了衛(wèi)星信號(hào)模擬器設(shè)計(jì)的正確性,表明該系統(tǒng)達(dá)到了預(yù)期設(shè)計(jì)要求。
【文章來源】:電子技術(shù)應(yīng)用. 2016,42(09)北大核心
【文章頁數(shù)】:4 頁
【文章目錄】:
0 引言
1 系統(tǒng)總體架構(gòu)
2 硬件電路設(shè)計(jì)
2.1 D/A轉(zhuǎn)換模塊電路設(shè)計(jì)
2.2 射頻上變頻模塊電路設(shè)計(jì)
2.3 DSP與FPGA接口設(shè)計(jì)
3 軟件結(jié)構(gòu)設(shè)計(jì)
3.1 DSP信息處理模塊軟件設(shè)計(jì)
3.2 FPGA信號(hào)生成模塊軟件設(shè)計(jì)
4 測試結(jié)果
5 結(jié)束語
【參考文獻(xiàn)】:
期刊論文
[1]高動(dòng)態(tài)GPS/BD2組合導(dǎo)航信號(hào)模擬器關(guān)鍵技術(shù)研究[J]. 王海峰,張升康,王宏博,仲崇霞. 宇航計(jì)測技術(shù). 2013(03)
[2]應(yīng)用于數(shù)字鎖相環(huán)的NCO設(shè)計(jì)[J]. 保玲,佘世剛,周毅,金玉琳. 電子設(shè)計(jì)工程. 2011(14)
碩士論文
[1]GPS/BD雙模衛(wèi)星信號(hào)模擬器的數(shù)字信號(hào)實(shí)現(xiàn)[D]. 李曉敏.北京郵電大學(xué) 2013
[2]高動(dòng)態(tài)GPS衛(wèi)星信號(hào)模擬器的基帶數(shù)字信號(hào)處理實(shí)現(xiàn)[D]. 于厚鋼.北京郵電大學(xué) 2009
本文編號(hào):3189742
【文章來源】:電子技術(shù)應(yīng)用. 2016,42(09)北大核心
【文章頁數(shù)】:4 頁
【文章目錄】:
0 引言
1 系統(tǒng)總體架構(gòu)
2 硬件電路設(shè)計(jì)
2.1 D/A轉(zhuǎn)換模塊電路設(shè)計(jì)
2.2 射頻上變頻模塊電路設(shè)計(jì)
2.3 DSP與FPGA接口設(shè)計(jì)
3 軟件結(jié)構(gòu)設(shè)計(jì)
3.1 DSP信息處理模塊軟件設(shè)計(jì)
3.2 FPGA信號(hào)生成模塊軟件設(shè)計(jì)
4 測試結(jié)果
5 結(jié)束語
【參考文獻(xiàn)】:
期刊論文
[1]高動(dòng)態(tài)GPS/BD2組合導(dǎo)航信號(hào)模擬器關(guān)鍵技術(shù)研究[J]. 王海峰,張升康,王宏博,仲崇霞. 宇航計(jì)測技術(shù). 2013(03)
[2]應(yīng)用于數(shù)字鎖相環(huán)的NCO設(shè)計(jì)[J]. 保玲,佘世剛,周毅,金玉琳. 電子設(shè)計(jì)工程. 2011(14)
碩士論文
[1]GPS/BD雙模衛(wèi)星信號(hào)模擬器的數(shù)字信號(hào)實(shí)現(xiàn)[D]. 李曉敏.北京郵電大學(xué) 2013
[2]高動(dòng)態(tài)GPS衛(wèi)星信號(hào)模擬器的基帶數(shù)字信號(hào)處理實(shí)現(xiàn)[D]. 于厚鋼.北京郵電大學(xué) 2009
本文編號(hào):3189742
本文鏈接:http://sikaile.net/kejilunwen/xinxigongchenglunwen/3189742.html
最近更新
教材專著