數(shù)字噴泉碼是一種用于實現(xiàn)大規(guī)模數(shù)據(jù)分發(fā)和可靠廣播的理想編碼方案,具有無碼率和反饋信息少這兩大優(yōu)勢,非常適合于無線通信中的信道編碼。盧比變換（LT）碼作為數(shù)字噴泉嗎的第一種實現(xiàn)方式,其譯碼冗余度與碼長成反比,而較長的碼長會增加編碼生成矩陣的數(shù)據(jù)量,進(jìn)而增加設(shè)計的復(fù)雜度和硬件資源消耗。本文結(jié)合碼本技術(shù)的特點(diǎn),采用System Verilog語言設(shè)計了一個低復(fù)雜度的中等碼長LT碼編譯碼器�？偨Y(jié)了LT碼的研究現(xiàn)狀,介紹了LT碼的設(shè)計理論和碼本技術(shù)在LT編譯碼器設(shè)計中的應(yīng)用。LT碼編譯碼電路的碼率為4Mbits,數(shù)據(jù)收發(fā)工作頻率為16MHz,譯碼冗余低于0.5,碼長為1024。為了降低設(shè)計的復(fù)雜度,在LT編碼器的設(shè)計中,應(yīng)用碼本技術(shù)對生成矩陣數(shù)據(jù)進(jìn)行壓縮,然后在度分布模塊中采用截斷的度分布函數(shù)和改進(jìn)的查找表方法。在譯碼器的設(shè)計中,去掉解壓縮過程,直接采用經(jīng)過壓縮的數(shù)據(jù)進(jìn)行在線譯碼,運(yùn)算模塊中加入了位置向量表以及空地址查找的功能。完成LT碼編譯碼器的RTL級設(shè)計后,對LT碼編譯碼器進(jìn)行了System Verilog驗證平臺的功能仿真和FPGA驗證,仿真和驗證結(jié)果表明,所設(shè)計的LT碼編譯碼器具有電路... 

【文章來源】：東南大學(xué)江蘇省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：74 頁

【學(xué)位級別】：碩士

【部分圖文】：

圖３．１６奇?zhèn)S器和存儲單元讀寫功能驗證結(jié)果??在圖３．１６中，第１姐代表度分布巧數(shù)査找表空間的配置結(jié)果與對比，第２組代表隨機(jī)數(shù)種子寄存??

為了驗證編碼器整體功能是否正常，本文使用驗證平臺化真了?１０００個編碼數(shù)據(jù)包。先給設(shè)計和??Ｍｏｄｅｌ迸行配置，然后寫入隨機(jī)數(shù)據(jù)作為源數(shù)據(jù)，最后在Ｓｃｏｒｅｂｏａｒｄ中逐個對比來自ＤＵＴ和Ｍｏｄｅｌ中??的編碼數(shù)掘包。經(jīng)過不斷的修改設(shè)計和驗證平臺中的錯誤，最終全部通過。結(jié)果如圖３．１７所示；?．??Ｃｈｒｏｎｏｌｏｇｉｃ?ＶＣＳ?ｓｉ刖ｌａｔｏｒ?ｃｏｐｙｒｉｇｈｔ?巧９１－２０１２??Ｃｏｎｔａｉｎｓ?Ｓｙｎｏｐｓｙｓ?ｐｒｏｐｒｉｅｔａｒｙ?Ｉｎｆｏｒｍａｔｉｏｎ．??Ｃｏｍｐｉｌｅｒ?ｖｅｒｓｉｏｎ?６－２０１２．０９；?Ｒｕｎｔｉｍｅ?ｖｅｒｓｉｏｎ?Ｇ－２０１２．０９；?Ａｐｒ?７?２２：１８?２０１５??＠１５?ｒｅｓｅｔ?ｓｕｃｅｓｓ?ｉｎ?巧ｏｄｅｌ??＠４５?ｒｅｓｅｔ?ｓｕｃｅｓｓ?ｉｎ?ｍｏｄｅｌ??ｐａｒａｍｅｔｅｒ?Ｒ?ｉｓ：?２?ｂｅｔａ?ｉｓ：ｌ．０２３６６０?ｄｅｌｔ?ｉｓ?０．０１０００日??＠目巧?１４６３５?ｗｒｉｔｅ?ｄｉｓｔ?ｓｕｃｃｅｓｓ?ｉｎ?ｍｏｄｅｌ??＠６２９１４７２５?ｗｒｉｔｅ?「ａｎｄ?ｓｅｅｄ?ｓｕｃｅｓｓ?ｉｎ?ｍｏｄｅｌ??＠６巧１４７８３?ｃｏｎｆｉｇ?ｓｕｃｃｅｓｓ?ｉｎ?ＯＵＴ??＠６３１６０５７５?ｗｒｉｔｅ?ｄａｔａ?ｓｕｃｃｅｓｓ?ｉｎ?ｍｏｄｅｌ??ｎｕｍｂｅｒ?ｏｆ?ｅｒｒｏｒｓ?ｉｓ?：?０??ｔｏｔａｌ?ｐａｃｋｅｔ?ｎｕｍｂｅｒ?ｉｓ?：?１０００??弓ｆｉｎｉｓｈ?ｃａｌｌｅｄ?ｆｒｏ描卡ｌｉｅ?．?．／ｌｅｓｔｂｅｎｃｈ／ｓｃｏｒｅｂｏａｒｄ．ｓｖ＂

下ｉｍｅ：巧１３目２巧??ＣＰＵ?Ｔｉｍｅ：?１７．６９０?ｓｅｃｏｎｄｓ；?Ｄａｔａ?ｓｔｒｕｃｔｕｒｅ?ｓｉｚｅ：?４．娜ｂ??下ｈｕ?Ａｐｒ?７?２２：１８：４９?２０王６??圖３．１７編碼器編碼數(shù)據(jù)包驗證結(jié)果??編碼器頂記模塊波形仿真如下：??（１）編碼器的配置過程波形仿真如圖３．１８所示。??—＿ｓ?品；ｒ□＂ｉ＿ｒＬｊｎ＿ｎ＿ｎｉｎ＿ｎ＿ｎ＿ｒｕｎ＿ｊｎ＿ｒＴｉｎ＿ｎ＿??ｉ；－Ｄ￣ａｄｄｒｐｉ?巧?３２＇ｈＯ＂?０?００００?０００，佈）［■〇〇〇〇）［?〇〇，〇?〇〇化?ｒ〇〇〇〇）ｊ?〇〇，〇?〇〇Ｍ?＾?００１０?００００??Ｉ：ｊ－？■?ｄａｌａｊｎｐｉ巧?化６。ｃａａ７?００００?郵０２?｝■００００《?３００６４７２３?）（‘００００）；?００００?的卵?Ｊ?８１Ｍ?２ｃ１６?｜?巧日６?ｃｄＺｅ?；?２ｃ坑６５ｄ５?｜?化ｃｆ??吉；－Ｄ－ｄａｉａ＿ｓｉＺ０［ｌ：Ｏ］?Ｚ＇ｈＺ?２?￣￣＼?０?…２?＼—０＼?Ｚ?￣??—Ｄ■…址?ｌｅ?ＳｔＯ?Ｉ?Ｉ?Ｉ?Ｉ?Ｉ?Ｉ?Ｉ?Ｉ?Ｉ?Ｉ?Ｉ?Ｉ??－．ｆｒ？巧?１?Ｓｔｉ?Ｉ?Ｉ?Ｉ?Ｉ??－Ｂ?ｃｓｎ＿出幻?Ｓｔｌ?Ｉ?Ｉ??－１?ｃｓｎ＿ｒａｎｄ?Ｓｔｌ?｜?｜??？？?ｃｓ叩呵?４－ｈｆ?ｆ?《０１下Ｔ?可ｆ《０?ｒ￣ｎ??串－，ａｄｄｒ＿ｍｅｍｐ３：０］?１４‘ｈ扣ｂｅ?〇〇〇〇?Ｉ?〇〇〇４?ｊ?０００日；??圖３．１８編媽器配置過程波形仿真圖??在圈３．１８中，按照地址倍號ａｄ血值可ｔＪｌ看出，驗證平臺分別對度分布模塊、隨機(jī)數(shù)模塊、源數(shù)據(jù)??存放撥塊進(jìn)行了配置或數(shù)據(jù)寫入。?


本文編號：3013841