時間管理系統(tǒng)作為衛(wèi)星中的重要組成部分,完成整星的時間管理功能。當前常見的設(shè)計方式是單一使用CPU利用軟件進行管理實現(xiàn),該方法具有節(jié)省硬件開銷的優(yōu)點,但也有因需占用CPU資源,易造成CPU資源緊張的缺點,同時由于其他任務(wù)的存在,易造成時間管理系統(tǒng)的響應(yīng)時間受到CPU其他任務(wù)的影響而導致精度不高的缺點�；谏鲜龇治�,提出了一種基于現(xiàn)場可編程門陣列(FPGA)和CPU綜合控制的主動與被動相結(jié)合管理方法。以FPGA作為時間管理機制實現(xiàn)的具體載體,CPU對時間管理系統(tǒng)采用的機制進行管理;充分利用了FPGA的設(shè)計效率和CPU的控制靈活性,具有很高的可靠性,集成度,靈活性和適應(yīng)性。目前該方法已應(yīng)用于多個航天任務(wù),實踐證明,系統(tǒng)性能良好,在軌工作狀態(tài)穩(wěn)定,具有較高的可靠性。

【文章頁數(shù)】：6 頁

【文章目錄】：
0 引 言
1 衛(wèi)星時間管理系統(tǒng)總體設(shè)計
2 衛(wèi)星時間管理系統(tǒng)硬件實現(xiàn)原理
    2.1 CPU相關(guān)電路選型設(shè)計
    2.2 FPGA相關(guān)電路選型設(shè)計
    2.3 高穩(wěn)時鐘選型設(shè)計
    2.4 校時秒脈沖電路設(shè)計
3 軟件設(shè)計
4 仿真及試驗驗證
5 結(jié) 論



本文編號：3747339