時(shí)間管理系統(tǒng)作為衛(wèi)星中的重要組成部分,完成整星的時(shí)間管理功能。當(dāng)前常見的設(shè)計(jì)方式是單一使用CPU利用軟件進(jìn)行管理實(shí)現(xiàn),該方法具有節(jié)省硬件開銷的優(yōu)點(diǎn),但也有因需占用CPU資源,易造成CPU資源緊張的缺點(diǎn),同時(shí)由于其他任務(wù)的存在,易造成時(shí)間管理系統(tǒng)的響應(yīng)時(shí)間受到CPU其他任務(wù)的影響而導(dǎo)致精度不高的缺點(diǎn)�；谏鲜龇治�,提出了一種基于現(xiàn)場(chǎng)可編程門陣列(FPGA)和CPU綜合控制的主動(dòng)與被動(dòng)相結(jié)合管理方法。以FPGA作為時(shí)間管理機(jī)制實(shí)現(xiàn)的具體載體,CPU對(duì)時(shí)間管理系統(tǒng)采用的機(jī)制進(jìn)行管理;充分利用了FPGA的設(shè)計(jì)效率和CPU的控制靈活性,具有很高的可靠性,集成度,靈活性和適應(yīng)性。目前該方法已應(yīng)用于多個(gè)航天任務(wù),實(shí)踐證明,系統(tǒng)性能良好,在軌工作狀態(tài)穩(wěn)定,具有較高的可靠性。

【文章頁數(shù)】：6 頁

【文章目錄】：
0 引 言
1 衛(wèi)星時(shí)間管理系統(tǒng)總體設(shè)計(jì)
2 衛(wèi)星時(shí)間管理系統(tǒng)硬件實(shí)現(xiàn)原理
    2.1 CPU相關(guān)電路選型設(shè)計(jì)
    2.2 FPGA相關(guān)電路選型設(shè)計(jì)
    2.3 高穩(wěn)時(shí)鐘選型設(shè)計(jì)
    2.4 校時(shí)秒脈沖電路設(shè)計(jì)
3 軟件設(shè)計(jì)
4 仿真及試驗(yàn)驗(yàn)證
5 結(jié) 論



本文編號(hào)：3747339