為了保證飛行安全,對(duì)飛行器導(dǎo)航設(shè)備的測(cè)試顯得至關(guān)重要。由于在研發(fā)測(cè)試階段受到場地及環(huán)境的制約,需要模擬導(dǎo)航信號(hào)以全面驗(yàn)證及鑒定機(jī)載設(shè)備的性能。該文對(duì)國內(nèi)外機(jī)載導(dǎo)航系統(tǒng)發(fā)展現(xiàn)狀和現(xiàn)有的導(dǎo)航信號(hào)仿真器的實(shí)現(xiàn)方法進(jìn)行了總結(jié),針對(duì)靈活應(yīng)用、可拓展性強(qiáng)的機(jī)載導(dǎo)航測(cè)試系統(tǒng)的設(shè)計(jì)展開研究。首先,該文從目前廣泛使用的儀表著陸系統(tǒng)、塔康系統(tǒng)入手,針對(duì)機(jī)載導(dǎo)航設(shè)備的工作原理及當(dāng)前廣泛應(yīng)用的導(dǎo)航信號(hào)進(jìn)行分析,建立起導(dǎo)航設(shè)備所使用的電磁信號(hào)的數(shù)學(xué)模型。其次,針對(duì)已有的硬件平臺(tái),確定了機(jī)載導(dǎo)航測(cè)試設(shè)備的系統(tǒng)結(jié)構(gòu)及實(shí)現(xiàn)方案,通過數(shù)學(xué)表達(dá)式對(duì)信號(hào)建模,并采用System Generator將模擬導(dǎo)航信號(hào)的功能映射到FPGA中實(shí)現(xiàn)。實(shí)踐證明,采用System Generator開發(fā)導(dǎo)航信號(hào)的模擬程序,可以降低開發(fā)復(fù)雜度,縮短研制周期。再次,針對(duì)模擬器的系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)的關(guān)鍵技術(shù)部分進(jìn)行研究,包括儀表著陸系統(tǒng)的載波及邊帶信號(hào)和純邊帶信號(hào)的實(shí)現(xiàn)、各類指點(diǎn)信標(biāo)的生成方法、塔康基準(zhǔn)信號(hào)群的設(shè)計(jì)、高斯形脈沖的設(shè)計(jì)、高精度角度模擬控制、精密測(cè)距系統(tǒng)的實(shí)現(xiàn)方法。然后使用System Generator搭建各個(gè)模塊,并給出相關(guān)實(shí)現(xiàn)方案... 

【文章來源】：燕山大學(xué)河北省

【文章頁數(shù)】：71 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

心形天線方向圖

本文設(shè)計(jì)的導(dǎo)航設(shè)備測(cè)試模擬器借鑒軟件無線電技術(shù)，通過部署不同的軟件構(gòu)成不同的導(dǎo)航地面設(shè)備模擬器。模擬器采用了標(biāo)準(zhǔn) PXI 總線合成儀器架構(gòu)，由嵌入式 PC 控制器模塊、基帶處理模塊、開關(guān)模塊、上變頻模塊、射頻功率調(diào)理模塊、環(huán)形器濾波器等無源器件、以及信號(hào)波形、控制管理等軟件組成，模塊組成示例如圖 3-1 所示。系統(tǒng)原理框圖如圖 3-2 所示。嵌入式上位機(jī)人機(jī)交互界面基帶處理模塊1AD/DA+FPGA基帶處理模塊2DA+FPGA微波開關(guān)模塊微波上變頻模塊微波調(diào)理模塊時(shí)鐘模塊圖 3-1 模擬器組成模塊

三種存儲(chǔ)器版本QDRIV SRAM、DDR3L SDRAM、DDR4 SDRAM，存儲(chǔ)容量大，讀寫帶寬高；QDRIV SRAM 版本：4 片 QDRIVSRAM，單片容量 144Mb，總?cè)萘?72MB，單片讀寫帶寬可達(dá) 7.2GB/s；DDR3L SDRAM 版本：14 片 DDR3L-1866 SDRAM，單片容量 1GB，總?cè)萘?14GB，單片讀寫帶寬可達(dá) 1.866GB/s；DDR4SDRAM 版本：7 片 DDR4-2400 SDRAM，單片容量 1GB，總?cè)萘?7GB，單片讀寫帶寬可達(dá) 4.8GB/s。通用性好符合 PXIE Express Hybrid Slot 協(xié)議規(guī)范；符合 PXIE ExpressPeripheral Slot 協(xié)議規(guī)范.。多種加載方式 PXI-E 總線加載；QSPIFlash 加載；JTAG 加載。功耗小 小于 40W。適用環(huán)境 工業(yè)級(jí)：-40℃ ~ 70℃。


本文編號(hào)：2943461