本文關(guān)鍵詞：高速多導(dǎo)聯(lián)腦電采集系統(tǒng)設(shè)計(jì)及數(shù)據(jù)壓縮算法研究，由筆耕文化傳播整理發(fā)布。

【摘要】：腦電信號(hào)是人體大腦細(xì)胞群的自發(fā)性生物電活動(dòng),含有豐富的人體生理和病理信息。隨著腦電信號(hào)處理技術(shù)的快速發(fā)展,一種用于記錄腦部生物電活動(dòng)波形圖的設(shè)備,即腦電圖機(jī)(EEG),已經(jīng)廣泛應(yīng)用于腦神經(jīng)科學(xué)、虛擬現(xiàn)實(shí)技術(shù)BCI系統(tǒng)、生物反饋治療儀等領(lǐng)域的研究,特別是在癲癇、顱內(nèi)占位性病變等腦部疾病的臨床診斷等方面具有不可替代的作用。國(guó)內(nèi)腦電采集系統(tǒng)相比國(guó)外普遍存在抗干擾能力不強(qiáng)、頻帶窄、波形失真等缺陷,研制有自主產(chǎn)權(quán)的高水平腦電采集系統(tǒng)具有十分重要的意義。μV級(jí)腦電信號(hào)十分微弱,在保證高增益的前提下如何有效地抑制外界干擾是腦電信號(hào)采集的關(guān)鍵問(wèn)題。本文設(shè)計(jì)了一種具有高輸入阻抗、高共模抑制比、低噪聲和低漂移的信號(hào)放大電路,結(jié)合獨(dú)特的“三極平均公共電位+數(shù)字差分”技術(shù)、光電隔離和完備的電磁干擾屏蔽技術(shù),可以在外界強(qiáng)干擾下,不采用硬件工頻陷波器實(shí)現(xiàn)μV級(jí)腦電信號(hào)的寬頻帶無(wú)失真放大,并通過(guò)高速AD、多路電子開(kāi)關(guān)結(jié)合采樣保持電路的方式對(duì)多導(dǎo)聯(lián)腦電信號(hào)進(jìn)行同步采集。由于在傳統(tǒng)雙核控制的腦電采集系統(tǒng)中,主控ARMSDRAM以及FPGA之間的通信過(guò)程繁瑣重復(fù),且數(shù)據(jù)吞吐量小、傳輸效率低,本文提出了一種基于FPGA和ARM的高速多通道腦電采集與傳輸系統(tǒng)方案,該方案將外部緩存SDRAM交由FPGA控制,并且通過(guò)SDRAM前后兩對(duì)FIFO的乒乓操作實(shí)現(xiàn)SDRAM的異步時(shí)鐘域同時(shí)讀寫(xiě),使得FPGA和ARM接口處的數(shù)據(jù)不間斷,并且通過(guò)簡(jiǎn)潔的并行接口協(xié)議實(shí)現(xiàn)FPGA和ARM的高效通信,對(duì)于ARM來(lái)說(shuō),FPGA與SDRAM這兩部分,從物理上等效于一片能自動(dòng)采集數(shù)據(jù)的SDRAM;最后,ARM可以將采集到的高速數(shù)據(jù)應(yīng)用于LCD液晶顯示,或通過(guò)以太網(wǎng)發(fā)送給上位機(jī)。鑒于腦電采集系統(tǒng)長(zhǎng)時(shí)間的采集使得數(shù)據(jù)量增加的很快,而嵌入式系統(tǒng)中又沒(méi)有太大空間來(lái)存儲(chǔ)大量的數(shù)據(jù),本文給出了一種用于二維圖像壓縮的嵌入式零樹(shù)小波編碼算法,即EZW算法,并將該算法加以修改后成功地應(yīng)用在一維腦電信號(hào)數(shù)據(jù)的壓縮上：然后針對(duì)EZW算法的不足,提出了一種以EZW為基礎(chǔ)的改進(jìn)壓縮算法。文中對(duì)設(shè)計(jì)的腦電采集系統(tǒng)進(jìn)行了驗(yàn)證,測(cè)試結(jié)果表明本文設(shè)計(jì)的高速多導(dǎo)聯(lián)腦電采集系統(tǒng)各項(xiàng)性能指標(biāo)較好,能夠滿足臨床的應(yīng)用需要；通過(guò)對(duì)EZW算法及其改進(jìn)算法進(jìn)行仿真測(cè)試,結(jié)果表明EZW算法能夠?qū)δX電信號(hào)數(shù)據(jù)進(jìn)行高效的實(shí)時(shí)壓縮,且本文提出的EZW改進(jìn)算法能夠獲得更高的壓縮比和更高的重構(gòu)信號(hào)質(zhì)量。
【關(guān)鍵詞】：微弱信號(hào)放大 高速同步采集 EZW數(shù)據(jù)壓縮算法
【學(xué)位授予單位】：廣東工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：R338;TN911.7
【目錄】：

• 摘要4-6
• ABSTRACT6-14
• 第一章 緒論14-19
• 1.1 研究背景及意義14-15
• 1.2 國(guó)內(nèi)外研究現(xiàn)狀15-18
• 1.2.1 腦電采集系統(tǒng)的國(guó)內(nèi)外研究現(xiàn)狀15-17
• 1.2.2 數(shù)據(jù)壓縮算法的國(guó)內(nèi)外研究現(xiàn)狀17-18
• 1.3 論文主要研究?jī)?nèi)容18-19
• 第二章 系統(tǒng)整體方案設(shè)計(jì)及數(shù)據(jù)壓縮算法研究19-25
• 2.1 腦電信號(hào)的特性19-20
• 2.2 腦電信號(hào)的采集方法20-21
• 2.3 腦電采集系統(tǒng)的整體方案設(shè)計(jì)21-23
• 2.3.1 腦電采集系統(tǒng)的功能需求分析21-22
• 2.3.2 腦電采集系統(tǒng)的整體方案設(shè)計(jì)22-23
• 2.4 腦電信號(hào)數(shù)據(jù)壓縮算法研究23-24
• 2.4.1 腦電信號(hào)數(shù)據(jù)壓縮的必要性23
• 2.4.2 腦電信號(hào)數(shù)據(jù)壓縮算法分析23-24
• 2.4.3 腦電信號(hào)數(shù)據(jù)壓縮算法的整體方案設(shè)計(jì)24
• 2.5 小結(jié)24-25
• 第三章 系統(tǒng)硬件設(shè)計(jì)及高速數(shù)據(jù)采集傳輸技術(shù)研究25-36
• 3.1 放大板電路設(shè)計(jì)25-28
• 3.1.1 前置放大電路設(shè)計(jì)25-26
• 3.1.2 有源低通濾波及二級(jí)放大電路設(shè)計(jì)26-27
• 3.1.3 多通道同步采集電路設(shè)計(jì)27-28
• 3.1.4 AD轉(zhuǎn)換電路設(shè)計(jì)28
• 3.2 FPGA及其外圍電路設(shè)計(jì)28-29
• 3.2.1 FPGA選型28-29
• 3.2.2 FPGA外圍電路設(shè)計(jì)29
• 3.3 ARM及其外圍電路設(shè)計(jì)29-31
• 3.3.1 ARM選型29-30
• 3.3.2 LCD顯示電路設(shè)計(jì)30
• 3.3.3 以太網(wǎng)電路設(shè)計(jì)30-31
• 3.4 系統(tǒng)供電設(shè)計(jì)31-33
• 3.5 系統(tǒng)硬件實(shí)物圖33
• 3.6 基于FPGA+ARM的高速多通道腦電采集與傳輸系統(tǒng)設(shè)計(jì)33-35
• 3.7 小結(jié)35-36
• 第四章 系統(tǒng)軟件設(shè)計(jì)36-44
• 4.1 FPGA模塊程序設(shè)計(jì)36-39
• 4.1.1 FPGA采集控制模塊設(shè)計(jì)37-38
• 4.1.2 FPGA數(shù)據(jù)緩沖模塊設(shè)計(jì)38
• 4.1.3 SPI通信模塊設(shè)計(jì)38-39
• 4.2 LCD顯示模塊程序設(shè)計(jì)39-40
• 4.3 以太網(wǎng)數(shù)據(jù)發(fā)送模塊程序設(shè)計(jì)40-43
• 4.3.1 uIP協(xié)議棧簡(jiǎn)介40-42
• 4.3.2 基于UDP的數(shù)據(jù)發(fā)送模塊程序設(shè)計(jì)42-43
• 4.4 小結(jié)43-44
• 第五章 腦電信號(hào)數(shù)據(jù)壓縮算法研究44-54
• 5.1 EZW算法的提出44-45
• 5.2 EZW算法的原理45-48
• 5.3 EZW算法在腦電信號(hào)數(shù)據(jù)壓縮中的應(yīng)用48-49
• 5.3.1 一維信號(hào)數(shù)據(jù)的零樹(shù)小波結(jié)構(gòu)48
• 5.3.2 基于EZW算法的腦電信號(hào)數(shù)據(jù)壓縮步驟48-49
• 5.4 EZW改進(jìn)算法在腦電信號(hào)數(shù)據(jù)壓縮中的應(yīng)用49-53
• 5.4.1 EZW改進(jìn)算法的提出49
• 5.4.2 提升小波變換原理49-51
• 5.4.3 算術(shù)編碼原理51-52
• 5.4.4 基于EZW改進(jìn)算法的腦電信號(hào)數(shù)據(jù)壓縮步驟52-53
• 5.5 小結(jié)53-54
• 第六章 測(cè)試結(jié)果與分析54-62
• 6.1 腦電采集系統(tǒng)測(cè)試結(jié)果與分析54-57
• 6.1.1 數(shù)據(jù)的采集與傳輸測(cè)試結(jié)果54-55
• 6.1.2 系統(tǒng)軟硬件聯(lián)合測(cè)試結(jié)果55-57
• 6.1.3 測(cè)試結(jié)果分析57
• 6.2 數(shù)據(jù)壓縮算法測(cè)試結(jié)果與分析57-61
• 6.2.1 數(shù)據(jù)壓縮技術(shù)的評(píng)價(jià)標(biāo)準(zhǔn)57
• 6.2.2 EZW算法的測(cè)試結(jié)果與分析57-60
• 6.2.3 EZW改進(jìn)算法的測(cè)試結(jié)果與分析60-61
• 6.3 小結(jié)61-62
• 結(jié)論與展望62-64
• 參考文獻(xiàn)64-68
• 致謝68

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前4條

1 郭曉暉,葛霽光,張志磊,洪曉芬;多導(dǎo)體視誘發(fā)腦電采集系統(tǒng)設(shè)計(jì)及視差深度誘發(fā)電位研究[J];生物醫(yī)學(xué)工程學(xué)雜志;2001年03期

2 郝麗俊;樂(lè)建威;張志芳;;基于DSP的數(shù)字化腦電采集系統(tǒng)的設(shè)計(jì)[J];醫(yī)療衛(wèi)生裝備;2011年11期

3 王曉椺;石立臣;呂寶糧;;干電極腦電采集技術(shù)綜述[J];中國(guó)生物醫(yī)學(xué)工程學(xué)報(bào);2010年05期

4 ;[J];;年期

中國(guó)重要會(huì)議論文全文數(shù)據(jù)庫(kù) 前1條

1 張典;高昕;禹東川;;基于CC2430的便攜式動(dòng)物腦電采集系統(tǒng)[A];第一屆全國(guó)神經(jīng)動(dòng)力學(xué)學(xué)術(shù)會(huì)議程序手冊(cè) & 論文摘要集[C];2012年

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前7條

1 劉志煊;32導(dǎo)高性能腦電采集系統(tǒng)硬件設(shè)計(jì)[D];電子科技大學(xué);2015年

2 崔北辰;八導(dǎo)大鼠腦電采集系統(tǒng)[D];電子科技大學(xué);2015年

3 錢(qián)世猛;8通道便攜式腦電放大器設(shè)計(jì)[D];電子科技大學(xué);2014年

4 周信昌;高速多導(dǎo)聯(lián)腦電采集系統(tǒng)設(shè)計(jì)及數(shù)據(jù)壓縮算法研究[D];廣東工業(yè)大學(xué);2016年

5 馮陽(yáng);基于嵌入式處理器的無(wú)線便攜式腦電采集系統(tǒng)設(shè)計(jì)[D];電子科技大學(xué);2012年

6 蔡佳;16導(dǎo)腦電采集系統(tǒng)硬件設(shè)計(jì)[D];電子科技大學(xué);2013年

7 丁超;便攜式腦電采集系統(tǒng)設(shè)計(jì)[D];電子科技大學(xué);2013年

  本文關(guān)鍵詞：高速多導(dǎo)聯(lián)腦電采集系統(tǒng)設(shè)計(jì)及數(shù)據(jù)壓縮算法研究，由筆耕文化傳播整理發(fā)布。

，

本文編號(hào)：295627