【摘要】：LED顯示屏是由發(fā)光二極管點陣模塊組成的大屏幕顯示系統(tǒng)，，可以動態(tài)顯示文字、圖像和視頻等信息，其使用壽命長，可靠性高，功耗低，亮度高，色彩豐富，已在工業(yè)、交通、商業(yè)廣告、信息發(fā)布、體育比賽等領(lǐng)域得到了廣泛的應(yīng)用。 本文的研究對象為全彩色LED點陣顯示屏控制器，提出了一個基于FPGA的軟件和硬件結(jié)合的控制器實現(xiàn)方案。該控制器主要包括以太網(wǎng)接口模塊、FPGA控制模塊、DDR緩存模塊和LED驅(qū)動電路模塊。上位機(jī)軟件將信息源（文字、圖像或視頻）載入后將其通過網(wǎng)線發(fā)送到與其IP地址匹配的控制器�？刂破魃系囊蕴W(wǎng)芯片將數(shù)據(jù)以幀形式傳送到FPGA控制模塊，該模塊對接收的數(shù)據(jù)幀進(jìn)行解碼，并對圖像數(shù)據(jù)進(jìn)行γ反校正與位分離重組。DDR SDRAM的作用是為FPGA緩存數(shù)據(jù)。最終，待顯示數(shù)據(jù)和控制信號被送到LED驅(qū)動電路，驅(qū)動LED屏進(jìn)行顯示。 FPGA控制模塊的設(shè)計是LED顯示屏控制器設(shè)計的核心內(nèi)容，其功能模塊有：GMII接口數(shù)據(jù)通信模塊、γ反校正模塊、位分離和重組模塊、灰度級產(chǎn)生模塊、DDR讀寫控制模塊、掃描與驅(qū)動控制模塊和時鐘模塊。 GMII接口數(shù)據(jù)通信模塊實現(xiàn)以太網(wǎng)交換芯片與FPGA的GMII接口通信。 γ反校正模塊采用查表映射法來實現(xiàn)數(shù)據(jù)的γ反校正。LED顯示屏的灰度掃描按權(quán)重進(jìn)行，因此γ反校正后的灰度數(shù)據(jù)需進(jìn)行位分離和重組，采用橫向存入和縱向讀出的實現(xiàn)方案。灰度級產(chǎn)生模塊用于產(chǎn)生256級灰度。 DDR讀寫控制模塊包括讀地址產(chǎn)生模塊、寫地址產(chǎn)生模塊和讀寫控制模塊。讀地址產(chǎn)生模塊按照顏色和權(quán)重來產(chǎn)生讀地址，寫地址產(chǎn)生模塊按照顏色數(shù)據(jù)來產(chǎn)生灰度數(shù)據(jù)的存儲目的地址，讀寫控制模塊控制DDR存儲器的讀寫操作。 LED掃描與驅(qū)動控制模塊產(chǎn)生驅(qū)動控制信號并將圖像數(shù)據(jù)送到驅(qū)動電路。時鐘模塊為相關(guān)模塊產(chǎn)生所需的時鐘信號。 本文對全彩色LED點陣顯示屏控制器的總體設(shè)計方案以及各模塊的硬/軟件設(shè)計進(jìn)行了詳細(xì)闡述，測試結(jié)果表明，該設(shè)計實現(xiàn)靈活，效果較好。
[Abstract]:LED display screen is a large screen display system composed of light-emitting diode lattice module. It can dynamically display information such as text, image and video. It has long service life, high reliability, low power consumption, high brightness, rich color, and has been used in industry and traffic. Commercial advertising, information release, sports competitions and other fields have been widely used. The research object of this paper is the full color LED lattice display screen controller. A controller based on FPGA is proposed, which combines software and hardware. The controller consists of Ethernet interface module, FPGA control module, DDR buffer module and LED driver circuit module. The host computer software loads the information source (text, image or video) and sends it through the network to the controller matching its IP address. The Ethernet chip on the controller transmits the data to the FPGA control module in the form of frame. The module decodes the received data frame, and recombines the image data with 緯 -inverse correction and bit separation. The function of the module is to cache the data for the FPGA. Finally, the data and control signal to be displayed are sent to the LED driver circuit to drive the LED screen for display. The design of the FPGA control module is the core of the design of the LED display screen controller. The function modules include: GMII interface data communication module, 緯 inverse correction module, bit separation and recombination module, gray level generation module and DDR read and write control module. Scan and drive control module and clock module. GMII interface data communication module. Ethernet switch chip communicates with GMII interface of FPGA. R inverse correction module uses table-lookup mapping method to realize data 緯- Inverse correction. LED screen grayscale scan according to the weight, So it is necessary to separate and recombine the gray level data after 緯 inversion, and adopt the scheme of horizontal storage and vertical readout. The DDR read and write control module includes read address generation module, write address generation module and read and write control module. The read address generation module generates the read address according to the color and weight, and the write address generation module generates the storage destination address of the gray data according to the color data. The read-write control module controls the read and write operation of DDR memory, and the LED scan and drive control module generates the driving control signal and sends the image data to the drive circuit. The clock module generates the required clock signal for the related module. In this paper, the overall design scheme of full-color LED lattice display screen controller and the hardware / software design of each module are described in detail. The test results show that the design is flexible and effective.
【學(xué)位授予單位】：南昌航空大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2012
【分類號】：TN873;TN791

【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 馬曉陽;;LED顯示屏γ校正的研究和實現(xiàn)[J];電光與控制;2010年06期

2 周巖;高楊;劉佳;李俊艷;蔡林飛;梁正愷;;DVI輸出圖像選區(qū)截取的FPGA實現(xiàn)[J];電視技術(shù);2008年05期

3 朱海峰;劉開華;劉偉;;以FPGA實現(xiàn)顯示系統(tǒng)中反γ校正功能實現(xiàn)[J];電子測量技術(shù);2006年01期

4 李磊;李國林;徐君明;;FPGA在某型導(dǎo)彈無線電高度表測試儀中的應(yīng)用[J];電子測量技術(shù);2011年07期

5 陳雁;安建平;徐紹劍;;基于FPGA的全彩色大屏幕LED控制器設(shè)計[J];電子器件;2007年06期

6 劉麗莎;朱樺;韓秀清;;基于網(wǎng)口傳輸?shù)腖ED同步屏控制系統(tǒng)及其FPGA實現(xiàn)[J];電子設(shè)計工程;2010年02期

7 續(xù)天翔;;LED圖像顯示屏灰度控制及在FPGA中的實現(xiàn)[J];太原科技;2008年12期

8 程鵬;張剛;;基于FPGA的10M/100M以太網(wǎng)控制器的設(shè)計[J];太原理工大學(xué)學(xué)報;2008年S1期

9 彭宏業(yè);段哲民;李靖;;基于FPGA的大屏幕新型控制器設(shè)計[J];微處理機(jī);2009年01期

10 楊姣;郝國法;方康玲;;基于cyclone EP1C6的LED大屏設(shè)計方案[J];微計算機(jī)信息;2006年11期

相關(guān)碩士學(xué)位論文 前10條

1 張倩;基于FPGA的高灰度級LED屏控制系統(tǒng)的設(shè)計與研究[D];山東師范大學(xué);2011年

2 孫偉;基于Nios Ⅱ的LED顯示屏控制系統(tǒng)的研究[D];上海海事大學(xué);2005年

3 趙才榮;基于DSP與FPGA的LED顯示屏控制系統(tǒng)的設(shè)計[D];中國科學(xué)院研究生院（長春光學(xué)精密機(jī)械與物理研究所）;2006年

4 丁弋宇;基于嵌入式以太網(wǎng)的LED顯示屏控制系統(tǒng)應(yīng)用研究[D];東南大學(xué);2006年

5 高小飛;16位LED恒流驅(qū)動芯片設(shè)計[D];北方工業(yè)大學(xué);2007年

6 俞彬杰;基于FPGA的全彩色LED同步顯示屏控制系統(tǒng)的設(shè)計[D];上海交通大學(xué);2008年

7 劉曉洋;城市戶外動態(tài)廣告之環(huán)境適應(yīng)性研究[D];同濟(jì)大學(xué);2008年

8 王臣凱;LED大屏幕同步顯示系統(tǒng)硬件設(shè)計及實現(xiàn)[D];大連理工大學(xué);2008年

9 魏勛;LED圖文信息顯示系統(tǒng)的研制[D];山東師范大學(xué);2009年

10 易幸幸;手機(jī)屏幕基質(zhì)的中文文字設(shè)計研究[D];湖南大學(xué);2009年

本文編號：2146978