本文關(guān)鍵詞：數(shù)字電子技術(shù)基礎(chǔ)，由筆耕文化傳播整理發(fā)布。

課程簡介

本課程是電子技術(shù)基礎(chǔ)的兩大分支之一，屬于入門性質(zhì)的技術(shù)基礎(chǔ)課。課程的主要內(nèi)容為電子器件、電子電路的基本原理、數(shù)字電路的分析和設(shè)計方法，以及在實際中的典型應(yīng)用等。清華大學(xué)“數(shù)字電子技術(shù)基礎(chǔ)”課程的知識點包括邏輯代數(shù)基礎(chǔ)、門電路、組合邏輯電路、時序邏輯電路、脈沖波形的產(chǎn)生與整形、半導(dǎo)體存儲器、可編程邏輯器件，以及數(shù)/模和模/數(shù)間的轉(zhuǎn)換電路等。課程的基本要求是熟練掌握電子技術(shù)方面的基本理論、基本知識和基本技能，培養(yǎng)具有分析問題和解決問題的能力，為深入學(xué)習(xí)電子技術(shù)及其在專業(yè)領(lǐng)域中的應(yīng)用打好基礎(chǔ)。

課程章節(jié)

第一周0.1 數(shù)字量和模擬量0.2 電子技術(shù)的發(fā)展歷程0.3 課程的基本任務(wù)1.1 信息與編碼1.2 二進制的補碼1.3 二進制補碼運算的符號位1.4 二進制的編碼1.5 用電壓來表達信息1.6 電壓信號的離散化2.1 邏輯代數(shù)概述2.2 邏輯代數(shù)的三種基本運算第一周作業(yè)第二周2.3 幾種常用的復(fù)合邏輯運算2.4 邏輯代數(shù)的基本公式和常用公式2.5 邏輯代數(shù)的基本定理2.6 邏輯函數(shù)及其表示方法2.7 邏輯函數(shù)形式的變換2.8 邏輯函數(shù)的化簡2.9 邏輯函數(shù)的最小項之和2.10 邏輯函數(shù)的最大項之積2.11 最小項和最大項的關(guān)系2.12 邏輯函數(shù)的卡諾圖2.13 卡諾圖化簡法2.14 具有無關(guān)項的邏輯函數(shù)及其化簡2.15 邏輯函數(shù)的機器化化簡法第二周作業(yè)第四周3.0 門電路概述3.1-1 半導(dǎo)體二極管的開關(guān)特性3.1-2 二極管與門3.1-3 二極管或門3.1-4 二極管門電路的缺點3.2-1 MOS管的基本構(gòu)造和工作原理3.2-2 MOS管的開關(guān)特性3.2-3 MOS管的工作特性曲線3.3-1 CMOS反相器的電路結(jié)構(gòu)和工作原理3.3-2 CMOS反相器的電壓電流傳輸特性3.3-3 CMOS反相器的靜態(tài)輸入輸出特性3.3-4 CMOS反相器的動態(tài)特性3.3-5 CMOS反相器的總功耗第四周作業(yè)第五周3.4-1 其他邏輯功能的CMOS門電路3.4-2 帶緩沖級的CMOS門電路3.4-3 漏極開路的門電路3.4-4 CMOS傳輸門和三態(tài)門3.5-1-1 雙極型三極管的輸入輸出特性3.5-1-2 雙極型三極管的基本開關(guān)電路3.5-1-3 雙極型三極管的開關(guān)等效電路、三極管反相器第五周作業(yè)第六周3.5-2-1 TTL反相器的電路結(jié)構(gòu)3.5-2-2 TTL反相器的工作原理3.5-2-3 TTL反相器中的幾個 問題和輸入噪聲容限3.5-3-1 TTL反相器的輸入輸出特性3.5-3-2 TTL反相器的輸入端負載特性3.5-3-3 TTL反相器的扇出系數(shù)3.5-4-1 TTL反相器的傳輸延遲時間3.5-4-2 TTL反相器的交流噪聲容限3.5-4-3 電源的動態(tài)尖峰電流3.5-5-1 其他邏輯功能的TTL門電路3.5-5-2 集電極開路輸出的門電路3.5-5-3 三態(tài)輸出門第六周作業(yè)實驗一：與非門電壓傳輸特性曲線的觀測實驗二：與非門傳輸延遲時間的測量第七周4.1 組合邏輯電路的特點4.2-1 組合邏輯電路的分析方法4.2-2 組合邏輯電路的設(shè)計方法4.3-1-1 若干常用組合邏輯電路：普通編碼器4.3-1-2-1 優(yōu)先編碼器4.3-1-2-2 優(yōu)先編碼器的擴展4.3-1-3 二-十進制優(yōu)先編碼器4.3-2-1 譯碼器4.3-2-2 二進制譯碼器的擴展4.3-2-3-1 顯示譯碼器4.3-2-3-2 顯示譯碼器附加控制端的作用4.3-2-4 用譯碼器設(shè)計組合邏輯電路4.3-3-1 數(shù)據(jù)選擇器4.3-3-2 用數(shù)據(jù)選擇器設(shè)計組合電路4.3-4-1 加法器4.3-4-2 多位加法器4.3-4-3 用加法器設(shè)計組合電路4.3-5 數(shù)值比較器4.4-1_4.4-2 組合邏輯電路中的競爭-冒險現(xiàn)象4.4-3 消除競爭-冒險現(xiàn)象的方法第七周作業(yè)第八周4.5 可編程器件及EDA15.0 觸發(fā)器的由來5.1 門電路與觸發(fā)器的關(guān)系5.2 基本RS鎖存器5.3-1 電平觸發(fā)的SR觸發(fā)器5.3-2 電平觸發(fā)的D觸發(fā)器15.3-3 電平觸發(fā)的D觸發(fā)器25.4-1-1 脈沖觸發(fā)的觸發(fā)器--主從D觸發(fā)器5.4-1-2 脈沖觸發(fā)的觸發(fā)器--主從SR觸發(fā)器5.4-1-3 脈沖觸發(fā)的觸發(fā)器--主從JK觸發(fā)器5.4-2 脈沖觸發(fā)方式的動作特點5.5 邊沿觸發(fā)的觸發(fā)器5.6-1 觸發(fā)器的邏輯功能及其描述方法--SR觸發(fā)器5.6-2觸發(fā)器的邏輯功能及其描述方法--JK觸發(fā)器、T觸發(fā)器、D觸發(fā)器第八周作業(yè)第九周5.7-1 觸發(fā)器的動態(tài)特性15.7-2 觸發(fā)器的動態(tài)特性25.7-3 觸發(fā)器的動態(tài)特性36.1-1 時序邏輯電路概述6.1-2 時序電路的一般結(jié)構(gòu)形式與功能描述方法6.1.3 時序電路的分類6.2.1-1 同步時序電路的分析方法16.2.1-2 同步時序電路的分析方法26.2.3 異步時序電路的分析方法6.3.1-1 寄存器6.3.1-2 移位寄存器16.3.1-3 移位寄存器26.3.1-4 移位寄存器擴展應(yīng)用6.3.2-1-1-1 計數(shù)器概述、同步二進制加法計數(shù)器6.3.2-1-1-2 同步二進制減法計數(shù)器6.3.2-1-1-3 同步加減計數(shù)器6.3.2-1-2-1 同步十進制加法計數(shù)器6.3.2-1-2-2 同步十進制減法計數(shù)器、十進制可逆計數(shù)器6.3.2-2 異步計數(shù)器第九周作業(yè)第十周6.3.2-3-1-1 任意進制計數(shù)器的構(gòu)成方法6.3.2-3-1-2 任意進制計數(shù)器的構(gòu)成方法--舉例(N>M)6.3.2-3-1-3 任意進制計數(shù)器的構(gòu)成方法--舉例(N<M)6.3.2-4 計數(shù)器應(yīng)用舉例6.4.1-1 時序邏輯電路的設(shè)計方法6.4.1-2 時序邏輯電路的設(shè)計方法--舉例6.4.2 時序邏輯電路的動態(tài)特性分析7.0 半導(dǎo)體存儲器緒論7.1 半導(dǎo)體存儲器概述和分類7.2-1 ROM的結(jié)構(gòu)和工作原理7.2-2 可編程ROM17.2-3 可編程ROM27.3 RAM的結(jié)構(gòu)和工作原理7.4-1 存儲器容量的擴展-位擴展7.4-2 存儲器容量的擴展-字擴展7.5 用存儲器實現(xiàn)組合邏輯電路第十周作業(yè)第十一周8.1 可編程邏輯器件概述8.2-8.3-8.4 可編程邏輯器件-FPLA/PAL/GAL8.5-8.6-8.7 可編程邏輯器件-EPLD/CPLD/FPGA8.8-8.9 可編程邏輯器件-ISPGDS、PLD的使用10.1-1 脈沖波形的產(chǎn)生和整形概述10.1-2-10.2.1 門電路組成的施密特觸發(fā)器10.2.2 集成施密特觸發(fā)器10.2.3 施密特觸發(fā)器的主要特點和應(yīng)用10.3.1-1-1 積分型單穩(wěn)態(tài)觸發(fā)器--結(jié)構(gòu)和工作原理10.3.1-1-2 積分型單穩(wěn)態(tài)觸發(fā)器--性能參數(shù)計算10.3.1-2-1 微分型單穩(wěn)態(tài)觸發(fā)器--結(jié)構(gòu)和工作原理10.3.1-2-2 微分型單穩(wěn)態(tài)觸發(fā)器--性能參數(shù)計算10.3.2 集成單穩(wěn)態(tài)觸發(fā)器10.4.1 用施密特觸發(fā)器構(gòu)成的多諧振蕩器10.4.2 對稱式多諧振蕩器10.4.3 非對稱式多諧振蕩器第十一周作業(yè)第十二周10.4.4 環(huán)形振蕩器10.4.5 石英晶體多諧振蕩器10.5 脈沖電路的分析方法10.6.1 555定時器電路的結(jié)構(gòu)與功能10.6.2 用555定時器接成施密特觸發(fā)器10.6.3 用556定時器接成單穩(wěn)態(tài)觸發(fā)器10.6.4 用557定時器接成多諧振蕩器11.1 數(shù)模和模數(shù)轉(zhuǎn)換概述11.2.1 權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器11.2.2 倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器11.2.3 具有雙極性輸出的電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器11.2.4 D/A轉(zhuǎn)換器的轉(zhuǎn)換精度和速度11.3.1 A/D轉(zhuǎn)換的基本原理11.3.2 采樣保持電路11.3.3 并聯(lián)比較型A/D轉(zhuǎn)換器11.3.4-1 反饋比較型A/D轉(zhuǎn)換器--計數(shù)型11.3.4-2 反饋比較型A/D轉(zhuǎn)換器--逐次漸進型11.3.5 雙積分型和V-F型A/D轉(zhuǎn)換器第十二周作業(yè)第十三周I-概述、電路設(shè)計及功能仿真II-指定芯片及時序仿真III-選外設(shè)（自動化）、鎖定引腳并生成下載文件IV-電路擴展設(shè)計V-用Verilog描述狀態(tài)機電路《數(shù)字電子技術(shù)》學(xué)生調(diào)查問卷期末考試

精華筆記正在評選中，去看看全部筆記

本課程的教材與參考文獻

（1）教材：閻石，《數(shù)字電子技術(shù)基礎(chǔ)》（第5版），高等教育出版社；（2）參考文獻：康華光，《電子技術(shù)基礎(chǔ)（數(shù)字部分）》（第5版），高等教育出版社

  本文關(guān)鍵詞：數(shù)字電子技術(shù)基礎(chǔ)，由筆耕文化傳播整理發(fā)布。