有效載荷控制裝置是XX型號航天應(yīng)用系統(tǒng)的重要設(shè)備,完成有效載荷的運行管理、數(shù)據(jù)采集、數(shù)據(jù)存儲、數(shù)據(jù)回放等任務(wù),支持我國在航天領(lǐng)域進行各種前沿的科學(xué)試驗,而且可以推廣應(yīng)用于后續(xù)的空間實驗室和其他各類空間飛行器上,對于我國航天事業(yè)的發(fā)展有著重要的意義。 有效載荷控制裝置存儲與控制邏輯是有效載荷控制裝置的重要組成部分,主要實現(xiàn)了:對大容量FLASH的塊擦除、頁寫、數(shù)據(jù)塊回放等各種操作,而這些操作可由CPU來控制;CPU的數(shù)據(jù)存儲器在FPGA內(nèi)實現(xiàn),為了克服單粒子翻轉(zhuǎn)的影響,提高系統(tǒng)的可靠性,邏輯程序中實現(xiàn)了對SRAM的EDAC管理,CPU進行讀操作時,可以將糾正過的數(shù)據(jù)和校驗碼返寫回兩片SRAM。第三章是邏輯程序的詳細設(shè)計過程和仿真結(jié)果。 在第四章介紹了一些預(yù)研工作,首先仿真驗證了改進的漢明碼ECC糾錯功能的正確性,然后基于EDAC和ECC這兩種編碼技術(shù),提出了針對于FLASH大容量存儲器的壞塊標(biāo)記方案和2K數(shù)據(jù)塊編碼糾錯方案。這些方案得到進一步論證后,有望應(yīng)用在未來的航天型號中。

【文章頁數(shù)】：93 頁

【學(xué)位級別】：碩士

【部分圖文】：

圖2-1計算機及XX接口單元的原理圖

有效載荷控制裝置存儲與控制邏輯設(shè)計中國科學(xué)院研究生院碩士學(xué)位論文

圖2-2計算機及XX接口單元正面圖

圖2-2計算機及XX接口單元正面圖CPU地址空間分配效載荷控制裝置中CPU整個地址空間分配見表2-1。表2-1CPU地址空間分配列表地址范圍使用說明CPU片內(nèi)地址0x00~0x7F片內(nèi)RAM0x80~0xFF片內(nèi)特殊功能寄存器片外程序存儲區(qū)0x00....

圖2-3MMFN08408808S-F封裝示意圖

圖2-4MMFN08408808S-F組織結(jié)構(gòu)圖

13圖2-4MMFN08408808S-F組織結(jié)構(gòu)圖K9K4G08U0M-Y芯片信號及功能說明見表2-2。表2-2K9K4G08U0M-Y信號及功能說明信號名字信號功能I/O0~IO/7命令、地址、數(shù)據(jù)復(fù)用的8位I/O總線，當(dāng)芯片的片選無效者輸出無效時....

本文編號：3948893