可逆邏輯設(shè)計是可逆邏輯研究的重要內(nèi)容,在低功耗電路設(shè)計、量子線路設(shè)計等領(lǐng)域中起著重要的作用。由于可逆邏輯電路沒有信息位的損失,避免了因此帶來的能量損耗。近幾年來,隨著可逆邏輯研究的深入,可逆邏輯設(shè)計成為研究的一個熱點。已有的方法主要優(yōu)化目標(biāo)是降低品質(zhì)代價,這些品質(zhì)代價主要包括邏輯門數(shù)、量子代價、線數(shù)以及綜合方法所消耗的運行時間等。時延作為評價可逆邏輯電路設(shè)計效果重要因素卻很少被考慮。在實際電路中,由于電路傳輸延遲的不同而產(chǎn)生的毛刺很有可能增加電路的功耗。降低電路的時延不僅有利于改善電路的性能,降低電路的功耗,而且也可為可逆網(wǎng)絡(luò)的綜合方法找到了新的途徑。但因可逆邏輯設(shè)計特殊的約束以及可逆線路處理中獨特的技術(shù)要求和限制,使得這一問題的研究面臨一定的挑戰(zhàn)。 本文主要針對可逆線路的時延問題展開研究,主要貢獻(xiàn)表現(xiàn)在以下幾個方面： 1)構(gòu)建了可逆網(wǎng)絡(luò)的時延模型。基于該模型提出了可逆網(wǎng)絡(luò)時延的估算算法,利用該算法可計算出由幾種不同綜合優(yōu)化方法所得可逆網(wǎng)絡(luò)的時延,通過benchmark例題從時延的層面對比分析了這幾種可逆邏輯綜合方法的性能。給出了量子代價和時延之間沒有直接關(guān)系的結(jié)論。 2)為降低可逆網(wǎng)...

【文章頁數(shù)】：77 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 課題來源
    1.2 課題背景與意義
    1.3 國內(nèi)外研究概況
    1.4 本文的結(jié)構(gòu)
第二章 可逆門與可逆網(wǎng)絡(luò)及其時延分析
    2.1 可逆邏輯
    2.2 可逆邏輯中的基本概念
    2.3 可逆門及其時延分析
        2.3.1 NOT門
        2.3.2 V控制門和V⁺控制門
        2.3.3 CNOT門(Feynman門)
        2.3.4 Toffoli門
        2.3.5 Fredkin門
        2.3.6 Peres門
        2.3.7 PNC門
    2.4 可逆網(wǎng)絡(luò)的時延分析
    2.5 本章小結(jié)
第三章 可逆網(wǎng)絡(luò)時延的度量算法
    3.1 可逆邏輯綜合方法
    3.2 可逆網(wǎng)絡(luò)的時延估算算法
    3.3 實驗結(jié)果及分析
    3.4 本章小結(jié)
第四章 基于規(guī)則的可逆網(wǎng)絡(luò)時延優(yōu)化算法
    4.1 可逆網(wǎng)絡(luò)時延優(yōu)化規(guī)則
        4.1.1 PNC門的移動規(guī)則
        4.1.2 PNC門的化簡規(guī)則
        4.1.3 可逆網(wǎng)絡(luò)時延優(yōu)化規(guī)則
        4.1.4 Toffoli門移動規(guī)則
    4.2 基于規(guī)則的可逆網(wǎng)絡(luò)優(yōu)化算法
    4.3 實例驗證及結(jié)果分析
        4.3.1 實例
        4.3.2 實驗結(jié)果及分析
    4.4 本章小結(jié)
第五章 面向時延的可逆BCD碼十進(jìn)制計數(shù)器
    5.1 構(gòu)造基礎(chǔ)可逆邏輯單元
        5.1.1 可逆的D觸發(fā)器
        5.1.2 可逆JK觸發(fā)器
        5.1.3 New門(NG門)
        5.1.4 F3門
        5.1.5 F5門
    5.2 可逆BCD碼同步十進(jìn)制加計數(shù)器
    5.3 可逆BCD碼異步十進(jìn)制加計數(shù)器
    5.4 時延及量子代價分析
    5.5 本章小結(jié)
第六章 結(jié)論與展望
    6.1 結(jié)論
    6.2 展望
參考文獻(xiàn)
英文縮寫詞表
作者在攻讀碩士學(xué)位期間公開發(fā)表的論文及參加的項目
    A：在國內(nèi)外刊物上發(fā)表的論文
    B：申請的發(fā)明專利
    C：參加的項目
致謝



本文編號：3944973