在線測試與容錯結(jié)構(gòu)在計(jì)算機(jī)可靠性工程領(lǐng)域有很廣泛的應(yīng)用,但各種結(jié)構(gòu)的性能千差萬別。 常見的結(jié)構(gòu)有雙模比較冗余(含互補(bǔ)邏輯)、三模冗余、重試、交替邏輯等,近年來提出了基于互補(bǔ)邏輯和交替邏輯的交替互補(bǔ)邏輯和互補(bǔ)邏輯—交替互補(bǔ)邏輯結(jié)構(gòu)。 本文的工作是對上述在線測試與容錯結(jié)構(gòu)的硬件復(fù)雜度和故障響應(yīng)率通過實(shí)驗(yàn)進(jìn)行量化分析。首先概述了集成電路的測試方法。在傳統(tǒng)自對偶電路實(shí)現(xiàn)方法的基礎(chǔ)上,提出了一種從門級層次上構(gòu)造交替邏輯結(jié)構(gòu)中所必須使用的自對偶電路的新方法。與原有方法相比,它能大大減少構(gòu)造自對偶電路所需的額外芯片面積。改進(jìn)了互補(bǔ)邏輯—交替互補(bǔ)邏輯(CL-ACL)結(jié)構(gòu),并做了考慮門級延遲的模擬驗(yàn)證。以ISCAS85基準(zhǔn)電路為被測電路,結(jié)合模塊冗余和重試這兩種不同的技術(shù),用多種不同的候選方法重新設(shè)計(jì)了這些電路,并通過Xilinx器件綜合分析與門級模擬故障注入的方式,研究了這些電路的硬件復(fù)雜度與故障響應(yīng)率。結(jié)果表明,對于不同類型的電路,需要根據(jù)其特點(diǎn),為其設(shè)計(jì)不同的在線測試與容錯結(jié)構(gòu),才能最大程度地滿足低成本和高可靠性的要求。最后介紹了IP核及其三種測試方法,并對自行開發(fā)的幾個具有在線測...

【文章頁數(shù)】：94 頁

【學(xué)位級別】：碩士

【部分圖文】：

圖.36無差錯時的CLACL波形

第3章互補(bǔ)邏輯一交替互補(bǔ)邏輯的改進(jìn)和驗(yàn)證tZ控制輸出鎖存器Rl，只有當(dāng)重試后的有效輸出信號到達(dá)Rl的輸入端時，才能開啟Rl，因此，2t應(yīng)滿足:tZ二Delaysedff+Delay一Ce+Delay一muxt3是根據(jù)波形得到的。經(jīng)過重試得到校正后的正確結(jié)果后，就可以將S置為無效。....

圖.38永久性單一差錯時的CLACL波形

圖.38永久性單一差錯時的CLACL波形對于每一個原始輸入信號，只要此永久故障會造成冗余模塊的差錯，那么系統(tǒng)就會啟動重試機(jī)制。如圖.38所示，當(dāng)P卜’10’或者’oo’時，單故障會引起兩個連續(xù)的差錯，此時系統(tǒng)重試并糾錯，直到輸出正確值，或隨著原始輸入信號的改變，故障不引起差錯為止....

圖.39僻盯住多夏麥錯盯的CLACL吸憋

CLACL除了可以校正單一差錯，還能校正同一模塊上故障所造成的瞬時性和永久性多重差錯。圖.39顯示了瞬時性多重差錯時的波形。此情況下的波形和瞬時性單一差錯時的波形極為相似，當(dāng)q12和q22不互補(bǔ)，啟動重試，通過交替互補(bǔ)邏輯校正電路的輸出。

圖3.10永久性多重差錯時的CLACL波形

出現(xiàn)瞬時性多重差錯時，輸出延遲1.5個時鐘周期。此時的情況與瞬時性單一差錯時基本一致。圖3.10顯示了永久性多重差錯時的波形。在某一時刻，一個冗余模塊中出現(xiàn)的多個永久性差錯導(dǎo)致系統(tǒng)失效。在檢測到此失效后，通過交替互補(bǔ)邏輯重試，并最終校正電路的輸出。如果此后的輸入信號仍會導(dǎo)致系統(tǒng)失....

本文編號：3906123