查表模型是目前硅基CMOS超大規(guī)模集成電路設(shè)計(jì)中普遍采用的一種器件建模方法,由于它直接采用實(shí)驗(yàn)測(cè)得的單個(gè)器件的電學(xué)特性曲線建立模型數(shù)據(jù)庫(kù)因而無(wú)需考慮器件的復(fù)雜電流電壓特性方程,很值得碳納米管場(chǎng)效應(yīng)晶體管（CNTFET）器件建模借鑒。本文對(duì)Dwyer等人的半經(jīng)驗(yàn)查表模型中的柵電容計(jì)算方法進(jìn)行了修改,使其適用于基于頂柵碳納米管器件的CMOS（CNT CMOS）邏輯電路模擬。將測(cè)量數(shù)據(jù)（個(gè)別情況經(jīng)過(guò)了平滑處理）和計(jì)算得到的器件參數(shù)輸入iv-SPICE平臺(tái)中,基于半經(jīng)驗(yàn)查表模型成功模擬了CNT CMOS反相器、與非門、或非門和全加器。模擬結(jié)果和實(shí)驗(yàn)結(jié)果吻合,實(shí)現(xiàn)了碳納米管場(chǎng)效應(yīng)晶體管的實(shí)際測(cè)量數(shù)據(jù)和半經(jīng)驗(yàn)查表模型的銜接。加法器邏輯功能的成功模擬證明我們的CNTFET器件性能完全滿足了實(shí)現(xiàn)復(fù)雜的大規(guī)模集成電路的條件。比較其他方法的模擬結(jié)果,證實(shí)這種作者改進(jìn)后的模擬方法更適合于對(duì)CNT CMOS邏輯電路進(jìn)行仿真�；诓楸砟Ｐ�,利用SPICE電路模擬軟件的直流特性分析和瞬態(tài)特性分析等仿真手段首次研究了互補(bǔ)型碳納米管場(chǎng)效應(yīng)晶體管組成的反相器。研究了其功耗和門延遲特性隨工作電壓和器件閾值電壓變化的關(guān)系,... 

【文章來(lái)源】：北京大學(xué)北京市 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：66 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

(a)armchair(b)zigzag(c)chiral單壁碳納米管結(jié)構(gòu)示意圖

圖 1-2 不同柵電壓對(duì)應(yīng)的 Ids-Vds關(guān)系[3]1998 年 Dekker 小組[3]將半導(dǎo)體型的單壁碳納米管束連接兩個(gè)金屬鉑電極、摻雜的硅襯底作為柵極制成了第一個(gè)室溫下的基于單壁碳納米管（CNT）的場(chǎng)效應(yīng)管，見(jiàn)圖 1-2。2002 年，Avouris 等人[28]先在碳納米管上沉積一層很薄的二氧化硅作為絕緣再在絕緣層上沉積鋁或者鈦金屬作為門電極設(shè)計(jì)了頂柵結(jié)構(gòu)的 CNTFET 器見(jiàn)圖 1-3。頂柵 CNTFET 相對(duì)于背柵 CNTFET 器件可以獨(dú)立調(diào)控，并且有的電學(xué)性能，包括更陡峭的亞閾值斜率，高跨導(dǎo)，柵電壓接近 1V 等。

0.5×4e2/h，并且對(duì)于直徑為 1.7nm 的碳納米管據(jù)和分析結(jié)果一致證明了溝道中的電子傳輸方式運(yùn)的 CNTFET 源和溝道端沒(méi)有額外的表面電阻低的源漏電壓下獲得非常高的開(kāi)態(tài)電流，用這樣T CMOS 邏輯電路前景已經(jīng)非常廣闊。


本文編號(hào)：3311217