從1985年賽靈思公司正式推出第一款現(xiàn)場(chǎng)可編程門陣列（Field Programmable Gate Array,FPGA）以來(lái),FPGA得到了迅猛的發(fā)展。FPGA芯片的發(fā)展方向非常豐富,由于現(xiàn)代半導(dǎo)體技術(shù)的不斷發(fā)展,作為FPGA芯片的最基本構(gòu)成元件的場(chǎng)效應(yīng)管的尺寸急速減小,從而使得FPGA芯片的集成度越來(lái)越高。集成度的提高和芯片晶體管面積的縮減讓FPGA芯片運(yùn)行頻率的提升成為了可能,進(jìn)而具有了高速的運(yùn)行速度。隨著集成電路設(shè)計(jì)水平的不斷提高,我們對(duì)存儲(chǔ)器的存取速度、存儲(chǔ)容量的需求也越來(lái)越高。因此,本文在分析了Xilinx的Virtex系列FPGA的體系結(jié)構(gòu)的基礎(chǔ)上,使用ISE9.1和candence開(kāi)發(fā)軟件,采用65nm工藝設(shè)計(jì)了一款容量為36Kbit塊狀存儲(chǔ)器（Block RAM,BRAM）,重點(diǎn)設(shè)計(jì)了BRAM中主要的電路單元,包括靜態(tài)存儲(chǔ)單元、靈敏放大器以及外圍電路。本文首先介紹了FPGA芯片的整體架構(gòu)以及FPGA芯片和BRAM的發(fā)展現(xiàn)狀,并指出可編程存儲(chǔ)模塊BRAM的重要性。其次本文完成了容量18Kbit BRAM模塊的電路設(shè)計(jì)。容量18Kbit BRAM可被配置為單端口RAM、... 

【文章來(lái)源】：哈爾濱工業(yè)大學(xué)黑龍江省 211工程院校 985工程院校

【文章頁(yè)數(shù)】：63 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
第1章 緒論
    1.1 課題研究背景意義及來(lái)源
    1.2 FPGA的體系結(jié)構(gòu)
        1.2.1 可編程邏輯模塊CLB
        1.2.2 可編程輸入輸出模塊IOB
        1.2.3 可編程互連線模塊PI
    1.3 國(guó)內(nèi)外研究現(xiàn)狀
        1.3.1 FPGA研究現(xiàn)狀
        1.3.2 BRAM研究現(xiàn)狀
    1.4 本文的主要研究?jī)?nèi)容
第2章 FPGA中 18K容量BRAM電路設(shè)計(jì)
    2.1 SRAM存儲(chǔ)單元電路設(shè)計(jì)
    2.2 靈敏放大器電路設(shè)計(jì)
    2.3 譯碼電路設(shè)計(jì)
        2.3.1 行譯碼電路
        2.3.2 列譯碼電路
        2.3.3 位寬選擇電路
        2.3.4 數(shù)據(jù)輸入電路
        2.3.5 數(shù)據(jù)輸出電路
    2.4 讀寫控制邏輯電路設(shè)計(jì)
    2.5 初始化/回讀控制電路設(shè)計(jì)
    2.6 配置電路設(shè)計(jì)
    2.7 18K容量RAM陣列結(jié)構(gòu)設(shè)計(jì)
    2.8 本章小結(jié)
第3章 BRAM功能研究與設(shè)計(jì)
    3.1 BRAM中集成的FIFO控制邏輯
        3.1.1 使用FIFO的BRAM架構(gòu)圖
        3.1.2 FIFO控制邏輯的工作模式
        3.1.3 BRAM配置成同步FIFO
        3.1.4 BRAM配置成異步FIFO
        3.1.5 FIFO控制邏輯時(shí)序圖分析
    3.2 BRAM中集成的ECC控制邏輯
        3.2.1 使用ECC的BRAM架構(gòu)圖
        3.2.2 使用ECC的BRAM和FIFO庫(kù)原型
        3.2.3 ECC控制邏輯工作模式總覽
        3.2.4 ECC控制邏輯的工作模式
    3.3 本章小結(jié)
第4章 BRAM設(shè)計(jì)實(shí)現(xiàn)與功能驗(yàn)證
    4.1 BRAM內(nèi)部結(jié)構(gòu)與設(shè)計(jì)實(shí)現(xiàn)
    4.2 BRAM整體功能邏輯驗(yàn)證
        4.2.1 功能邏輯驗(yàn)證 1
        4.2.2 功能邏輯驗(yàn)證 2
        4.2.3 功能邏輯驗(yàn)證 3
        4.2.4 功能邏輯驗(yàn)證 4
    4.3 本章小結(jié)
結(jié)論
參考文獻(xiàn)
致謝


【參考文獻(xiàn)】：
碩士論文
[1]FPGA中BRAM的設(shè)計(jì)[D]. 王美麗.西安電子科技大學(xué) 2012
[2]FPGA中的BRAM設(shè)計(jì)研究[D]. 王睿.電子科技大學(xué) 2009
[3]靜態(tài)隨機(jī)存取存儲(chǔ)器IP核全定制設(shè)計(jì)與實(shí)現(xiàn)[D]. 劉婷.國(guó)防科學(xué)技術(shù)大學(xué) 2006
[4]嵌入式128Kb SRAM的研究與設(shè)計(jì)[D]. 田虹.西北大學(xué) 2002
[5]嵌入式SRAM優(yōu)化設(shè)計(jì)[D]. 王磊.電子科技大學(xué) 2003



本文編號(hào)：3253434