邏輯模擬是ASIC設(shè)計(jì)中必不可少的一個(gè)環(huán)節(jié)。隨著電路規(guī)模的不斷擴(kuò)大和時(shí)鐘頻率的不斷加快，邏輯模擬對耗時(shí)和準(zhǔn)確性的要求也不斷提高。由于數(shù)字電路的模擬是基于對電路網(wǎng)表中的元件進(jìn)行邏輯和延時(shí)計(jì)算的，所以要想得到正確的模擬結(jié)果，必須進(jìn)行正確的邏輯運(yùn)算和準(zhǔn)確的延時(shí)分析。邏輯運(yùn)算是基于布爾表達(dá)式的逐級(jí)運(yùn)算，它能夠?qū)崿F(xiàn)對數(shù)字電路瞬間狀態(tài)的模擬，但對具有復(fù)雜延遲特性的電路進(jìn)行連續(xù)時(shí)間的模擬就無能為力了。延時(shí)分析雖然能夠描述電路的時(shí)間特性，但它與邏輯運(yùn)算相分離，因此并不能實(shí)時(shí)地模擬電路的行為。作為數(shù)字系統(tǒng)的模擬工具，它們都是不完整的。 Boole過程論是近年來出現(xiàn)的一種新的電路描述和解析的手段。它把邏輯和延遲有機(jī)地結(jié)合起來歸納為波形，并用波形來描述電路網(wǎng)表中節(jié)點(diǎn)的連續(xù)時(shí)間狀態(tài)，通過對波形的計(jì)算實(shí)現(xiàn)整個(gè)電路的連續(xù)時(shí)間狀態(tài)模擬。因此使用Boole過程的描述和計(jì)算方法能夠更真實(shí)地同時(shí)對電路的邏輯功能和延遲特性進(jìn)行模擬。本文運(yùn)用波形的基本概念和波形運(yùn)算的定義，建立了接近實(shí)際的模擬模型，并對原算法提出了重要改進(jìn)，實(shí)現(xiàn)了對數(shù)字電路在高時(shí)鐘頻率和大集成度條件下的更為準(zhǔn)確的模擬。本模擬算法的一個(gè)顯著優(yōu)勢是：在模擬... 

【文章來源】：哈爾濱工程大學(xué)黑龍江省 211工程院校

【文章頁數(shù)】：83 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
第1章 緒論
    1.1 ASIC設(shè)計(jì)自動(dòng)化流程
    1.2 ASIC自動(dòng)化設(shè)計(jì)的未來發(fā)展趨勢
    1.3 ASIC模擬驗(yàn)證的目的
    1.4 ASIC模擬驗(yàn)證的方法
    1.5 邏輯模擬驗(yàn)證的重要性
    1.6 本文的工作
第2章 邏輯模擬驗(yàn)證基礎(chǔ)理論
    2.1 邏輯模擬的特點(diǎn)
    2.2 邏輯模擬模型
        2.2.1 電路網(wǎng)表
        2.2.2 信號(hào)狀態(tài)值
        2.2.3 延遲模型
        2.2.4 元件模型
        2.2.5 模擬時(shí)鐘
    2.3 VHD對邏輯模擬模型的描述
    2.4 VHDL模擬器的邏輯模擬過程
    2.5 VHD模擬器的邏輯模擬算法
        2.5.1 編譯法
        2.5.2 事件表驅(qū)動(dòng)法
        2.5.3 邏輯模擬驗(yàn)證中的一些問題
    2.6 本章小結(jié)
第3章 Boole波形多項(xiàng)式
    3.1 Boole過程論的提出
    3.2 Boole過程
    3.3 波形多項(xiàng)式
    3.4 本章小結(jié)
第4章 基于波形多項(xiàng)式的邏輯模擬驗(yàn)證算法
    4.1 基于Boole波形多項(xiàng)式的模擬模型的建立
    4.2 基于Boole波形多項(xiàng)式邏輯模擬驗(yàn)證的建數(shù)據(jù)結(jié)構(gòu)
    4.3 邏輯模擬驗(yàn)證的模擬數(shù)據(jù)庫
    4.4 基于Boole波形多項(xiàng)式的慣性延遲處理
    4.5 基于Boole波形多項(xiàng)式的冒險(xiǎn)檢測
    4.6 偽路徑識(shí)別算法
    4.7 反饋環(huán)路的處理
    4.8 任意節(jié)點(diǎn)對之間的最短路徑
    4.9 電路網(wǎng)表的關(guān)鍵路徑
    4.10 電路模擬非正常停止的原因分析
    4.11 基于Boole波形多項(xiàng)式的邏輯模擬驗(yàn)證算法描述
    4.12 基于Boole波形多項(xiàng)式的網(wǎng)表再劃分的處理
    4.13 本章小結(jié)
第5章 算法實(shí)現(xiàn)與分析
結(jié)論
參考文獻(xiàn)
攻讀碩士學(xué)位期間發(fā)表的論文和取得的科研成果
致謝
個(gè)人簡歷


【參考文獻(xiàn)】：
期刊論文
[1]布爾過程論的實(shí)驗(yàn)研究[J]. 于瀟洋,閔應(yīng)驊,李忠誠,吳誠文.  計(jì)算機(jī)學(xué)報(bào). 2000(11)
[2]基于時(shí)鐘周期的VHDL模擬算法[J]. 楊勛,劉明業(yè).  計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào). 1999(06)
[3]多級(jí)流水線結(jié)構(gòu)高層次VHDL語言行為模型的研究[J]. 石峰,劉明業(yè).  計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào). 1999(04)
[4]高速IC設(shè)計(jì)技術(shù)[J]. 彭宇行,陳福接,李思昆.  計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào). 1996(06)
[5]Boole過程論[J]. 閔應(yīng)驊,李忠誠,趙著行.  中國科學(xué)E輯:技術(shù)科學(xué). 1996(06)
[6]三值組合電路的冒險(xiǎn)分析[J]. 吳訓(xùn)威,沈繼忠.  計(jì)算機(jī)學(xué)報(bào). 1995(07)
[7]組合險(xiǎn)象邏輯余式判據(jù)[J]. 童永承.  計(jì)算機(jī)學(xué)報(bào). 1994(06)
[8]動(dòng)態(tài)定時(shí)驗(yàn)證系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J]. 石雄.  計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào). 1994(02)
[9]一個(gè)GA、MCA設(shè)計(jì)的模擬驗(yàn)證環(huán)境[J]. 李明仁,李思崑,陳福接.  計(jì)算機(jī)學(xué)報(bào). 1991(05)



本文編號(hào)：3214344