邏輯模擬是ASIC設計中必不可少的一個環(huán)節(jié)。隨著電路規(guī)模的不斷擴大和時鐘頻率的不斷加快，邏輯模擬對耗時和準確性的要求也不斷提高。由于數(shù)字電路的模擬是基于對電路網(wǎng)表中的元件進行邏輯和延時計算的，所以要想得到正確的模擬結(jié)果，必須進行正確的邏輯運算和準確的延時分析。邏輯運算是基于布爾表達式的逐級運算，它能夠?qū)崿F(xiàn)對數(shù)字電路瞬間狀態(tài)的模擬，但對具有復雜延遲特性的電路進行連續(xù)時間的模擬就無能為力了。延時分析雖然能夠描述電路的時間特性，但它與邏輯運算相分離，因此并不能實時地模擬電路的行為。作為數(shù)字系統(tǒng)的模擬工具，它們都是不完整的。 Boole過程論是近年來出現(xiàn)的一種新的電路描述和解析的手段。它把邏輯和延遲有機地結(jié)合起來歸納為波形，并用波形來描述電路網(wǎng)表中節(jié)點的連續(xù)時間狀態(tài)，通過對波形的計算實現(xiàn)整個電路的連續(xù)時間狀態(tài)模擬。因此使用Boole過程的描述和計算方法能夠更真實地同時對電路的邏輯功能和延遲特性進行模擬。本文運用波形的基本概念和波形運算的定義，建立了接近實際的模擬模型，并對原算法提出了重要改進，實現(xiàn)了對數(shù)字電路在高時鐘頻率和大集成度條件下的更為準確的模擬。本模擬算法的一個顯著優(yōu)勢是：在模擬... 

【文章來源】：哈爾濱工程大學黑龍江省 211工程院校

【文章頁數(shù)】：83 頁

【學位級別】：碩士

【文章目錄】：
第1章 緒論
    1.1 ASIC設計自動化流程
    1.2 ASIC自動化設計的未來發(fā)展趨勢
    1.3 ASIC模擬驗證的目的
    1.4 ASIC模擬驗證的方法
    1.5 邏輯模擬驗證的重要性
    1.6 本文的工作
第2章 邏輯模擬驗證基礎理論
    2.1 邏輯模擬的特點
    2.2 邏輯模擬模型
        2.2.1 電路網(wǎng)表
        2.2.2 信號狀態(tài)值
        2.2.3 延遲模型
        2.2.4 元件模型
        2.2.5 模擬時鐘
    2.3 VHD對邏輯模擬模型的描述
    2.4 VHDL模擬器的邏輯模擬過程
    2.5 VHD模擬器的邏輯模擬算法
        2.5.1 編譯法
        2.5.2 事件表驅(qū)動法
        2.5.3 邏輯模擬驗證中的一些問題
    2.6 本章小結(jié)
第3章 Boole波形多項式
    3.1 Boole過程論的提出
    3.2 Boole過程
    3.3 波形多項式
    3.4 本章小結(jié)
第4章 基于波形多項式的邏輯模擬驗證算法
    4.1 基于Boole波形多項式的模擬模型的建立
    4.2 基于Boole波形多項式邏輯模擬驗證的建數(shù)據(jù)結(jié)構(gòu)
    4.3 邏輯模擬驗證的模擬數(shù)據(jù)庫
    4.4 基于Boole波形多項式的慣性延遲處理
    4.5 基于Boole波形多項式的冒險檢測
    4.6 偽路徑識別算法
    4.7 反饋環(huán)路的處理
    4.8 任意節(jié)點對之間的最短路徑
    4.9 電路網(wǎng)表的關(guān)鍵路徑
    4.10 電路模擬非正常停止的原因分析
    4.11 基于Boole波形多項式的邏輯模擬驗證算法描述
    4.12 基于Boole波形多項式的網(wǎng)表再劃分的處理
    4.13 本章小結(jié)
第5章 算法實現(xiàn)與分析
結(jié)論
參考文獻
攻讀碩士學位期間發(fā)表的論文和取得的科研成果
致謝
個人簡歷


【參考文獻】：
期刊論文
[1]布爾過程論的實驗研究[J]. 于瀟洋,閔應驊,李忠誠,吳誠文.  計算機學報. 2000(11)
[2]基于時鐘周期的VHDL模擬算法[J]. 楊勛,劉明業(yè).  計算機輔助設計與圖形學學報. 1999(06)
[3]多級流水線結(jié)構(gòu)高層次VHDL語言行為模型的研究[J]. 石峰,劉明業(yè).  計算機輔助設計與圖形學學報. 1999(04)
[4]高速IC設計技術(shù)[J]. 彭宇行,陳福接,李思昆.  計算機輔助設計與圖形學學報. 1996(06)
[5]Boole過程論[J]. 閔應驊,李忠誠,趙著行.  中國科學E輯:技術(shù)科學. 1996(06)
[6]三值組合電路的冒險分析[J]. 吳訓威,沈繼忠.  計算機學報. 1995(07)
[7]組合險象邏輯余式判據(jù)[J]. 童永承.  計算機學報. 1994(06)
[8]動態(tài)定時驗證系統(tǒng)設計與實現(xiàn)[J]. 石雄.  計算機輔助設計與圖形學學報. 1994(02)
[9]一個GA、MCA設計的模擬驗證環(huán)境[J]. 李明仁,李思崑,陳福接.  計算機學報. 1991(05)



本文編號：3214344