現(xiàn)代高能核物理實(shí)驗(yàn)中,更高精度,更小粒度,更大廣度的探測器裝置被研制及應(yīng)用,導(dǎo)致了數(shù)據(jù)率的急劇膨脹。在核物理重物質(zhì)研究領(lǐng)域,由于產(chǎn)生的次級粒子極為復(fù)雜,傳統(tǒng)的基于硬件判選的方式進(jìn)行數(shù)據(jù)讀出不再適用,需要采用“無觸發(fā)”判選方式,這進(jìn)一步導(dǎo)致了數(shù)據(jù)傳輸速率的增加。如何將前端電子學(xué)（FEE）海量的數(shù)據(jù)傳遞到數(shù)據(jù)獲取系統(tǒng)（DAQ）成為一個(gè)重要的研究課題。本論文依托CBM-973項(xiàng)目,針對CBM-TOF探測器MRPC（Multi-gap timing Resistive-Plate Counter）和FPGA TDC研究＆測試時(shí)TOF超級模塊高速、高密度的數(shù)據(jù)讀出需求,首先分析了目前物理實(shí)驗(yàn)中前端電子學(xué)到DAQ數(shù)據(jù)傳輸中使用到的技術(shù)和方法,然后總結(jié)了其技術(shù)與拓?fù)浣Y(jié)構(gòu)并且考慮了目前國內(nèi)研究的具體情況和條件,提出了基于千兆以太網(wǎng)并行讀出方案。該方案的核心目的在于簡化物理實(shí)驗(yàn)數(shù)據(jù)讀出拓?fù)浣Y(jié)構(gòu),盡量在靠近FEE處開始使用標(biāo)準(zhǔn)通信協(xié)議,從而既能夠提高數(shù)據(jù)吞吐率,又可以簡化讀出系統(tǒng)的軟硬件結(jié)構(gòu),使其更加趨于扁平化。在該并行讀出架構(gòu)核心思想的指導(dǎo)下,本論文以PXI機(jī)箱為基礎(chǔ),提出了針對CBM-TOF MRPC... 

【文章頁數(shù)】：105 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第1章 緒論
    1.1 FAIR-CBM
    1.2 CBM-TOF
    1.3 研究內(nèi)容、意義及結(jié)構(gòu)安排
第2章 基于以太網(wǎng)并行讀出原型結(jié)構(gòu)設(shè)計(jì)
    2.1 物理實(shí)驗(yàn)電子學(xué)典型結(jié)構(gòu)
    2.2 物理實(shí)驗(yàn)的數(shù)據(jù)讀出技術(shù)現(xiàn)狀
        2.2.1 BESⅢ的數(shù)據(jù)讀出
        2.2.2 ALICE的數(shù)據(jù)讀出
        2.2.3 FAIR-CBM的數(shù)據(jù)讀出
        2.2.4 物理實(shí)驗(yàn)數(shù)據(jù)讀出現(xiàn)狀小結(jié)
    2.3 并行讀出方案原型結(jié)構(gòu)
        2.3.1 并行讀出方案的時(shí)鐘和觸發(fā)分發(fā)
        2.3.2 并行讀出方案數(shù)據(jù)傳輸
    2.4 小結(jié)
第3章 并行讀出方法關(guān)鍵技術(shù)研究
    3.1 并行讀出的關(guān)鍵技術(shù)
    3.2 FEE接口研究
        3.2.1 數(shù)據(jù)傳輸協(xié)議設(shè)計(jì)的主要考慮點(diǎn)
        3.2.2 協(xié)議層研究
    3.3 FPGA到HPS數(shù)據(jù)傳輸研究
        3.3.1 Cyclone V SoC FPGA簡介
        3.3.2 技術(shù)路線選擇
        3.3.3 DMA傳輸模式和Linux驅(qū)動程序設(shè)計(jì)
    3.4 DAQ接口軟件研究
        3.4.1 設(shè)計(jì)思路
        3.4.2 實(shí)現(xiàn)概述
    3.5 小結(jié)
第4章 ROB模塊電子學(xué)設(shè)計(jì)
    4.1 硬件平臺設(shè)計(jì)
        4.1.1 時(shí)鐘模塊
        4.1.2 電源和復(fù)位模塊
        4.1.3 輸入輸出模塊
        4.1.4 FPGA模塊
    4.2 FPGA邏輯結(jié)構(gòu)
        4.2.1 自測模塊
        4.2.2 Gpio2amm模塊
    4.3 Linux系統(tǒng)及軟件
    4.4 小結(jié)
第5章 測試和驗(yàn)證
    5.1 ROB單元模塊測試
        5.1.1 FEE接口測試
        5.1.2 FPGA到HPS數(shù)據(jù)傳輸性能測試
        5.1.3 DAQ接口服務(wù)器測試
    5.2 軟硬件系統(tǒng)全鏈路測試
    5.3 小結(jié)
第6章 總結(jié)和展望
    6.1 總結(jié)
    6.2 工作特色和創(chuàng)新點(diǎn)
    6.3 展望
參考文獻(xiàn)
附錄 ROB硬件照片
致謝
在讀期間發(fā)表的學(xué)術(shù)論文與取得的其他研究成果


【參考文獻(xiàn)】：
博士論文
[1]基于開關(guān)電容矩陣的波形數(shù)字化技術(shù)研究[D]. 王進(jìn)紅.中國科學(xué)技術(shù)大學(xué) 2012
[2]BESIII TOF子觸發(fā)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D]. 劉序宗.中國科學(xué)技術(shù)大學(xué) 2007
[3]BESIII觸發(fā)快控制系統(tǒng)的研制[D]. 王科.中國科學(xué)技術(shù)大學(xué) 2006



本文編號：3687556