本文關(guān)鍵詞：基于LTE協(xié)議的通信加速器Turbo譯碼設(shè)計(jì)與實(shí)現(xiàn)

  更多相關(guān)文章： LTE 通信加速器 Turbo譯碼 FPGA實(shí)現(xiàn)

【摘要】：隨著LTE的商用化,在LTE系統(tǒng)高帶寬和高實(shí)時(shí)性的要求下,傳統(tǒng)移動(dòng)通信網(wǎng)絡(luò)遇到了極大的困難與挑戰(zhàn)。為了應(yīng)對(duì)這種挑戰(zhàn),中國(guó)移動(dòng)于2009年提出了CRAN網(wǎng)絡(luò)。而在C-RAN網(wǎng)絡(luò)的部署中,需要通信加速器等專用硬件對(duì)其進(jìn)行協(xié)助處理。本文對(duì)基于LTE的通信加速器中的Turbo譯碼部分進(jìn)行了研究,重點(diǎn)研究了Turbo譯碼的設(shè)計(jì)與實(shí)現(xiàn)。本文首先對(duì)編碼進(jìn)行了簡(jiǎn)單分析,在此基礎(chǔ)上,對(duì)三種譯碼算法(MAP算法、Log-MAP算法和MAX-Log-MAP算法)原理、計(jì)算復(fù)雜度和譯碼性能進(jìn)行了深入研究,最后綜合考慮性能與復(fù)雜度,選擇MAX-Log-MAP算法作為本文的硬件實(shí)現(xiàn)算法。為了提高Turbo譯碼的性能,降低譯碼延時(shí),本文對(duì)多種譯碼關(guān)鍵技術(shù)進(jìn)行了研究。首先給出了一種SISO譯碼器級(jí)并行結(jié)構(gòu),并分析不同因子取值對(duì)最終譯碼結(jié)果的影響,并與傳統(tǒng)譯碼結(jié)構(gòu)進(jìn)行仿真對(duì)比,結(jié)果顯示此譯碼結(jié)構(gòu)性能優(yōu)于傳統(tǒng)結(jié)構(gòu)。同時(shí)分析了分塊并行滑動(dòng)窗譯碼,以及分塊數(shù)對(duì)其性能的影響,并對(duì)基四算法進(jìn)行了詳細(xì)推導(dǎo)。接下來(lái)分析了并行QPP交織器的無(wú)沖突性,并簡(jiǎn)化計(jì)算過(guò)程。然后,分析了不同的迭代停止判決準(zhǔn)則,并提出了并行HDA準(zhǔn)則。最后進(jìn)行了定點(diǎn)仿真。本文對(duì)通信加速器Turbo譯碼進(jìn)行了設(shè)計(jì)與FPGA實(shí)現(xiàn)。首先分析了通信加速器Turbo譯碼的系統(tǒng)架構(gòu)和頂層接口。接著分析各個(gè)子模塊的接口,著重分析了解速率匹配模塊和Turbo譯碼子模塊的具體實(shí)現(xiàn)結(jié)構(gòu)及部分模塊的詳細(xì)設(shè)計(jì),并對(duì)兩個(gè)模塊分別進(jìn)行了Modelsim仿真。然后對(duì)整體模塊進(jìn)行了仿真,在Altera公司的Stratix V(芯片型號(hào):5SGXEA7K2F35C2)上進(jìn)行了板級(jí)測(cè)試,并對(duì)通信加速器Turbo編譯碼進(jìn)行了聯(lián)合測(cè)試。最后給出了通信加速器Turbo譯碼的資源消耗與部分性能指標(biāo)。本文最終實(shí)現(xiàn)了通信加速器Turbo譯碼的全部功能(包括解速率匹配和譯碼),結(jié)合通信加速器Turbo編碼,可以很好地協(xié)助通用處理平臺(tái)進(jìn)行Turbo編譯碼相關(guān)工作。
【關(guān)鍵詞】：LTE 通信加速器 Turbo譯碼 FPGA實(shí)現(xiàn)
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN911.22;TN929.5
【目錄】：

• 摘要5-6
• ABSTRACT6-13
• 縮略詞表13-14
• 第一章 緒論14-20
• 1.1 研究背景14-17
• 1.1.1 C-RAN網(wǎng)絡(luò)14-15
• 1.1.2 通信加速器15-17
• 1.2 Turbo碼的研究現(xiàn)狀17-19
• 1.3 本文內(nèi)容的組織安排19-20
• 第二章 Turbo編譯碼算法分析20-34
• 2.1 Turbo編碼20-21
• 2.2 Turbo譯碼21-33
• 2.2.1 MAP算法21-28
• 2.2.2 Log-MAP算法28-30
• 2.2.3 MAX-Log-MAP算法30-31
• 2.2.4 Turbo譯碼算法比較31-33
• 2.3 小結(jié)33-34
• 第三章 Turbo譯碼關(guān)鍵技術(shù)34-50
• 3.1 并行譯碼34-40
• 3.1.1 SISO譯碼器級(jí)并行34-37
• 3.1.2 SISO譯碼器內(nèi)分塊并行37-40
• 3.2 基四算法40-44
• 3.2.1 分支度量41-42
• 3.2.2 前向度量與后向度量42
• 3.2.3 后驗(yàn)概率對(duì)數(shù)似然比42-44
• 3.3 滑動(dòng)窗口技術(shù)44-45
• 3.4 并行QPP交織器45-47
• 3.5 迭代停止判決準(zhǔn)則47-48
• 3.6 定點(diǎn)仿真48-49
• 3.7 小結(jié)49-50
• 第四章 通信加速器Turbo譯碼設(shè)計(jì)與實(shí)現(xiàn)50-80
• 4.1 通信加速器Turbo譯碼系統(tǒng)架構(gòu)50
• 4.2 通信加速器Turbo譯碼頂層接口50-51
• 4.3 解速率匹配模塊51-55
• 4.3.1 解速率匹配模塊架構(gòu)52-53
• 4.3.2 解速率匹配模塊接口53-54
• 4.3.3 解速率匹配模塊仿真54-55
• 4.4 Turbo譯碼模塊55-71
• 4.4.1 Turbo譯碼模塊架構(gòu)55-56
• 4.4.2 Turbo譯碼模塊接口56-58
• 4.4.3 輸入與輸出緩存模塊設(shè)計(jì)58-60
• 4.4.4 SISO譯碼器模塊設(shè)計(jì)60-66
• 4.4.5 地址生成模塊設(shè)計(jì)66-69
• 4.4.6 控制模塊設(shè)計(jì)69-70
• 4.4.7 Turbo譯碼模塊仿真結(jié)果70-71
• 4.5 數(shù)據(jù)解析模塊與控制模塊71-74
• 4.6 仿真與板級(jí)測(cè)試74-78
• 4.6.1 軟硬件平臺(tái)74
• 4.6.2 通信加速器Turbo譯碼仿真與測(cè)試74-76
• 4.6.3 通信加速器Turbo編譯碼聯(lián)合仿真與測(cè)試76-78
• 4.7 資源消耗與性能指標(biāo)78-79
• 4.8 小結(jié)79-80
• 第五章 總結(jié)與展望80-82
• 5.1 總結(jié)80
• 5.2 展望80-82
• 致謝82-83
• 參考文獻(xiàn)83-86
• 在學(xué)期間取得的與學(xué)位論文相關(guān)的研究成果86-87

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 傅彩婷;;05系列微型機(jī)譯碼電路[J];電子技術(shù);1982年02期

2 靳小強(qiáng);微電碼化站內(nèi)譯碼電路的改進(jìn)[J];鐵道通信信號(hào);1998年01期

3 王少云;;小型化遙控接收機(jī)譯碼電路的研究[J];無(wú)線電工程;1992年04期

4 王少云;;小型化遙控接收機(jī)譯碼電路[J];遙測(cè)遙控;1992年01期

5 王春貴;機(jī)載遙控接收機(jī)譯碼電路設(shè)計(jì)[J];數(shù)據(jù)采集與處理;1995年04期

6 袁東風(fēng),張彭,王倩,趙峰;一種簡(jiǎn)化的多階段譯碼結(jié)構(gòu)[J];通信學(xué)報(bào);2003年05期

7 趙波,田建學(xué),魏俊淦;甚高頻通信電臺(tái)譯碼電路替代設(shè)計(jì)[J];電子工程師;2005年01期

8 宋東生;;介紹幾種譯碼電路[J];中國(guó)郵政;1977年06期

9 陳海英;;第Ⅰ類部分響應(yīng)系統(tǒng)編譯碼電路的實(shí)現(xiàn)[J];黑龍江八一農(nóng)墾大學(xué)學(xué)報(bào);2011年03期

10 閆娟娟,李緒友,張興周;一種實(shí)用的3B4B線路編譯碼電路[J];四川通信技術(shù);1999年06期

中國(guó)博士學(xué)位論文全文數(shù)據(jù)庫(kù) 前2條

1 張忠培;Turbo碼特性及譯碼實(shí)現(xiàn)研究[D];西南交通大學(xué);2000年

2 何光華;多元LDPC碼：解調(diào)、譯碼與實(shí)現(xiàn)[D];西安電子科技大學(xué);2013年

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前10條

1 李保申;無(wú)線通信系統(tǒng)中乘積編譯碼電路設(shè)計(jì)[D];東南大學(xué);2015年

2 王志遠(yuǎn);基于因子圖的LDPC碼模擬譯碼設(shè)計(jì)[D];北京理工大學(xué);2016年

3 徐晨杰;基于65nm CMOS工藝的高速SRAM設(shè)計(jì)[D];安徽大學(xué);2016年

4 李聿洲;基于LTE協(xié)議的通信加速器Turbo譯碼設(shè)計(jì)與實(shí)現(xiàn)[D];電子科技大學(xué);2016年

5 呂恒毅;絕對(duì)式光電碼盤(pán)譯碼電路設(shè)計(jì)及模擬電路故障診斷研究[D];哈爾濱工業(yè)大學(xué);2009年

6 胡玉樂(lè);RS譯碼加速器的實(shí)現(xiàn)[D];北京郵電大學(xué);2011年

7 劉樹(shù)凱;高速CMOS MCML單元設(shè)計(jì)及溫度計(jì)譯碼電路實(shí)現(xiàn)[D];西安電子科技大學(xué);2012年

8 郗麗萍;低密度校驗(yàn)碼的VLSI定點(diǎn)譯碼設(shè)計(jì)與實(shí)現(xiàn)[D];浙江大學(xué);2007年

9 方海濤;高速低功耗嵌入式SRAM的設(shè)計(jì)[D];華中科技大學(xué);2012年

10 張肖君;一種用于高速D/A轉(zhuǎn)換器的高速流水線低邏輯復(fù)雜度DEM譯碼電路[D];西安電子科技大學(xué);2013年

，

本文編號(hào)：983552