本文關(guān)鍵詞：航空數(shù)據(jù)鏈的認知抗干擾技術(shù)研究與FPGA實現(xiàn)

  更多相關(guān)文章： 航空數(shù)據(jù)鏈 認知抗干擾 發(fā)送-感知-接收 射頻損傷 自適應(yīng)干擾感知

【摘要】：隨著空中戰(zhàn)場日益復(fù)雜的電磁環(huán)境和愈加嚴(yán)重的干擾,航空無線電系統(tǒng)目前采用的盲抗干擾方式存在較大局限性。近年,基于認知無線電概念提出的認知抗干擾產(chǎn)生了很多新的技術(shù)途徑。但國內(nèi)外的研究尚處于初步階段,還未建立完整的理論體系,工程應(yīng)用中的諸多難題亟待解決。為此,結(jié)合航空電子系統(tǒng)的實際應(yīng)用需求,為增強復(fù)雜電磁環(huán)境中航空數(shù)據(jù)鏈(ADL)的抗干擾能力,本文提出了同時收發(fā)的航空認知抗干擾新體制,設(shè)計了干擾感知與通信協(xié)同的工作模式,分析了接收機IQ失衡、相位噪聲、孔徑抖動等射頻損傷對ADL干擾感知性能的影響,提出了自適應(yīng)閾值的干擾感知算法,并完成該算法的FPGA邏輯設(shè)計與實現(xiàn)。具體地,論文主要完成以下工作。首先,基于認知無線電和同時收發(fā)通信的技術(shù)思想,提出發(fā)送-感知-接收(T-S-R)的同時收發(fā)認知抗干擾(SCAJ)新體制,通過在感知/接收周期內(nèi)自適應(yīng)分配感知、接收時隙而縮短感知時間和實現(xiàn)實時抗干擾,研究了不同衰落信道下基于傳統(tǒng)能量檢測(ED)的干擾感知性能,推導(dǎo)出ADL同時收發(fā)認知抗干擾的系統(tǒng)容量,這為定量評估同時收發(fā)認知抗干擾系統(tǒng)性能提供了理論基礎(chǔ)。針對SCAJ系統(tǒng)中IQ通道失衡產(chǎn)生的鏡像干擾降低ADL抗干擾能力問題,研究了IQ通道失衡的單/多頻帶SCAJ接收機干擾感知性能,推導(dǎo)出基于ED的IQ失衡接收機干擾檢測概率和虛警概率,并據(jù)此提出了消除鏡像干擾信號的有效方法。其次,研究了衰落信道中本振相位噪聲對SCAJ接收機干擾感知性能的影響,分析了不同信道環(huán)境下含/不含相噪接收機的干擾信號噪聲比,并據(jù)此推導(dǎo)出SCAJ接收機的干擾檢測概率和虛警概率及其理論上界。采用精確的相噪估計與補償技術(shù),則可提高SCAJ接收機的干擾檢測概率并逼近其克拉美-羅界(BCRB)。然后,研究了模數(shù)轉(zhuǎn)換器(ADC)孔徑抖動對ADL同時收發(fā)認知抗干擾接收機性能的影響,分析了不同信道環(huán)境中計及孔徑抖動的同頻、非同頻雙工SCAJ接收機的有效干擾信號噪聲比,為定量分析ADC孔徑抖動對SCAJ接收機性能提供了理論依據(jù)。最后,基于傳統(tǒng)能量檢測方法,提出了T-S-R模式自適應(yīng)閾值的SCAJ干擾感知算法,采用Verilog HDL硬件描述語言進行FPGA邏輯設(shè)計,并完成了該算法的FPGA實現(xiàn)。FPGA驗證結(jié)果表明,該算法既能自適應(yīng)的縮短感知時間,又能實時抗干擾,且在干擾信號噪聲比為-10dB時有效感知到干擾,這對于提高航空數(shù)據(jù)鏈的抗干擾能力,實現(xiàn)全時段、全頻段和全空域的電磁干擾感知具有重要意義。
【關(guān)鍵詞】：航空數(shù)據(jù)鏈 認知抗干擾 發(fā)送-感知-接收 射頻損傷 自適應(yīng)干擾感知
【學(xué)位授予單位】：北京工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TN973.3;V243
【目錄】：

• 摘要4-6
• Abstract6-10
• 第1章 緒論10-16
• 1.1 選題背景與研究意義10
• 1.2 課題研究現(xiàn)狀與趨勢10-12
• 1.3 論文主要貢獻12-13
• 1.4 論文內(nèi)容安排13-14
• 1.5 本章小結(jié)14-16
• 第2章 ADL同時收發(fā)認知抗干擾(SCAJ)新體制研究16-28
• 2.1 ADL SCAJ系統(tǒng)模型16-18
• 2.2 SCAJ接收機干擾感知性能18-22
• 2.2.1 高斯信道下干擾感知18-20
• 2.2.2 衰落信道中干擾感知20-22
• 2.3 SCAJ系統(tǒng)容量22-23
• 2.4 仿真結(jié)果與分析23-27
• 2.5 本章小結(jié)27-28
• 第3章 IQ通道失衡的ADL SCAJ接收機干擾感知性能28-40
• 3.1 IQ失衡的SCAJ系統(tǒng)模型28-30
• 3.2 IQ失衡的SCAJ接收機干擾感知性能30-33
• 3.2.1 單頻帶IQ失衡30-31
• 3.2.2 多頻帶IQ失衡31-33
• 3.3 鏡像信道干擾刪除33-35
• 3.4 仿真結(jié)果與分析35-39
• 3.5 本章小結(jié)39-40
• 第4章 含相位噪聲的ADL SCAJ接收機干擾感知性能40-52
• 4.1 含相噪的ADL SCAJ系統(tǒng)模型40-41
• 4.2 含相噪的SCAJ接收機干擾感知性能41-46
• 4.2.1 接收機干擾信號噪聲比41-43
• 4.2.2 干擾感知性能43-44
• 4.2.3 干擾感知性能上界44-46
• 4.3 仿真結(jié)果與分析46-50
• 4.4 本章小結(jié)50-52
• 第5章 孔徑抖動對ADL SCAJ接收機干擾感知的影響52-62
• 5.1 孔徑抖動的SCAJ系統(tǒng)模型52-55
• 5.1.1 同頻同時收發(fā)53-54
• 5.1.2 非同頻同時收發(fā)54-55
• 5.2 孔徑抖動的SCAJ接收機干擾感知性能55-57
• 5.2.1 接收機有效干擾信號噪聲比55-56
• 5.2.2 干擾感知性能56-57
• 5.3 仿真結(jié)果與分析57-60
• 5.4 本章小結(jié)60-62
• 第6章 自適應(yīng)閾值的干擾感知算法設(shè)計與FPGA實現(xiàn)62-78
• 6.1 SCAJ接收機干擾感知62-66
• 6.1.1 傳統(tǒng)能量檢測63-64
• 6.1.2 自適應(yīng)閾值的干擾感知算法(ATJS)64-65
• 6.1.3 仿真結(jié)果與分析65-66
• 6.2 ATJS的FPGA邏輯設(shè)計66-70
• 6.2.1 采集運算單元67-68
• 6.2.2 控制單元68-69
• 6.2.3 存儲輸出單元69-70
• 6.3 ATJS的FPGA測試70-76
• 6.3.1 干擾信號的產(chǎn)生70-71
• 6.3.2 FPGA功能仿真71-73
• 6.3.3 FPGA測試73-76
• 6.4 本章小結(jié)76-78
• 結(jié)論78-80
• 1 全文總結(jié)78-79
• 2 未來工作展望79-80
• 參考文獻80-84
• 攻讀碩士學(xué)位期間所發(fā)表的學(xué)術(shù)成果84-86
• 致謝86

，

本文編號：937942