發(fā)布時(shí)間：2017-08-17 21:27

  本文關(guān)鍵詞：高速數(shù)據(jù)回放系統(tǒng)FPGA硬件架構(gòu)設(shè)計(jì)與實(shí)現(xiàn)

  更多相關(guān)文章： 數(shù)據(jù)回放 FPGA硬件架構(gòu) USB3.O FLASH DAC 上位機(jī)

【摘要】：在信號(hào)處理領(lǐng)域,高速數(shù)據(jù)回放系統(tǒng)具有廣泛的應(yīng)用場(chǎng)景,可以用作任意波形發(fā)生器,也可以模擬真實(shí)環(huán)境,特別是對(duì)于一些很難實(shí)現(xiàn)或者實(shí)現(xiàn)成本高的環(huán)境條件,數(shù)據(jù)回放技術(shù)顯得尤其重要。本文研究基于FPGA的高速數(shù)據(jù)回放電路中的FPGA硬件架構(gòu)的設(shè)計(jì),實(shí)現(xiàn)了對(duì)電路各個(gè)模塊的有效控制,具有傳輸模式和回放模式兩種工作模式,具體功能如下：傳輸模式下,FPGA能正確接收上位機(jī)通過(guò)USB3.0接口傳輸?shù)暮Ａ炕胤艛?shù)據(jù)并發(fā)送給容量為128Gb的FLASH陣列進(jìn)行存儲(chǔ),傳輸速率可達(dá)700Mb/s；回放模式下,FPGA能把數(shù)據(jù)從FLASH陣列中讀取出來(lái)并發(fā)送給IQ兩路高速DAC模塊進(jìn)行數(shù)據(jù)回放(回放速率500Msps),把數(shù)字信號(hào)高速地轉(zhuǎn)換為模擬信號(hào),模擬信號(hào)經(jīng)過(guò)IQ調(diào)制后輸出射頻信號(hào)。為了優(yōu)化人機(jī)交互,本文還設(shè)計(jì)了一套專用上位機(jī)軟件,支持存儲(chǔ)和回放多種波形,單板可以模擬多種測(cè)試環(huán)境,擴(kuò)大了本系統(tǒng)的應(yīng)用范圍,具有較好的通用性。本文首先介紹了高速數(shù)據(jù)回放系統(tǒng)的研究背景及發(fā)展現(xiàn)狀。然后,介紹了系統(tǒng)的功能、指標(biāo)、硬件方案和FPGA硬件架構(gòu)設(shè)計(jì)總體框架并分析總結(jié)了設(shè)計(jì)的三大難點(diǎn)。此后,基于系統(tǒng)功能的劃分,分別就傳輸模式和回放模式FPGA硬件架構(gòu)設(shè)計(jì)及實(shí)現(xiàn)進(jìn)行了詳細(xì)闡述,主要包括USB3.0模塊的設(shè)計(jì),FLASH陣列模塊的設(shè)計(jì),高速DAC模塊的設(shè)計(jì),時(shí)鐘管理模塊的設(shè)計(jì),以及各模塊之間的交互設(shè)計(jì)。針對(duì)其中的設(shè)計(jì)難點(diǎn),提出了如并行處理、輪詢機(jī)制和乒乓結(jié)構(gòu)等一些較為復(fù)雜的邏輯管理算法。最后,整合搭建測(cè)試環(huán)境,對(duì)傳輸模式和回放模式分別進(jìn)行了測(cè)試,測(cè)試結(jié)果表明整個(gè)系統(tǒng)能夠正常工作,滿足系統(tǒng)功能和指標(biāo)要
【關(guān)鍵詞】：數(shù)據(jù)回放 FPGA硬件架構(gòu) USB3.O FLASH DAC 上位機(jī)
【學(xué)位授予單位】：浙江大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類(lèi)號(hào)】：TN911.7
【目錄】：

• 致謝4-5
• 摘要5-6
• Abstract6-12
• 1 緒論12-17
• 1.1 論文的研究背景和意義12-13
• 1.2 國(guó)內(nèi)外研究現(xiàn)狀13-15
• 1.3 本文的主要研究?jī)?nèi)容15-17
• 2 系統(tǒng)整體架構(gòu)17-25
• 2.1 系統(tǒng)功能及指標(biāo)17-18
• 2.2 系統(tǒng)硬件方案18-20
• 2.3 FPGA硬件架構(gòu)設(shè)計(jì)總體框架20-21
• 2.4 FPGA硬件架構(gòu)設(shè)計(jì)難點(diǎn)21-24
• 2.4.1 高速DAC模塊的控制21-22
• 2.4.2 USB3.0模塊和FLASH陣列的交互設(shè)計(jì)22
• 2.4.3 FLASH陣列和高速DAC模塊的交互設(shè)計(jì)22-24
• 2.5 本章小結(jié)24-25
• 3 傳輸模式FPGA硬件架構(gòu)設(shè)計(jì)及實(shí)現(xiàn)25-42
• 3.1 USB3.0通信模塊設(shè)計(jì)25-31
• 3.1.1 固件程序的設(shè)計(jì)26-27
• 3.1.2 FPGA控制程序的設(shè)計(jì)27-31
• 3.2 FLASH擦除模塊設(shè)計(jì)31-36
• 3.2.1 FLASH芯片介紹31-33
• 3.2.2 FPGA控制程序設(shè)計(jì)33-36
• 3.3 FLASH編程模塊設(shè)計(jì)36-38
• 3.4 USB3.0模塊和FLASH陣列的交互設(shè)計(jì)38-41
• 3.5 本章小結(jié)41-42
• 4 回放模式FPGA硬件架構(gòu)設(shè)計(jì)及實(shí)現(xiàn)42-59
• 4.1 FLASH讀取模塊設(shè)計(jì)42-45
• 4.2 高速DAC模塊設(shè)計(jì)45-51
• 4.2.1 DAC芯片介紹45-46
• 4.2.2 DAC配置46-48
• 4.2.3 DAC數(shù)據(jù)傳輸48-51
• 4.3 時(shí)鐘管理模塊設(shè)計(jì)51-53
• 4.3.1 CDCM時(shí)鐘同步芯片設(shè)計(jì)51-52
• 4.3.2 DCM時(shí)鐘管理模塊設(shè)計(jì)52-53
• 4.4 FLASH陣列和高速DAC的交互設(shè)計(jì)53-57
• 4.5 本章小結(jié)57-59
• 5 系統(tǒng)測(cè)試59-70
• 5.1 系統(tǒng)測(cè)試平臺(tái)搭建59-62
• 5.1.1 上位機(jī)軟件設(shè)計(jì)59-61
• 5.1.2 測(cè)試平臺(tái)整合61-62
• 5.2 傳輸模式測(cè)試62-65
• 5.2.1 USB3.0通信模塊62-64
• 5.2.2 FLASH編程模塊64-65
• 5.3 回放模式測(cè)試65-69
• 5.3.1 FLASH讀取模塊65-66
• 5.3.2 高速DAC模塊66-69
• 5.4 本章小結(jié)69-70
• 6 總結(jié)和展望70-72
• 6.1 本文小結(jié)70-71
• 6.2 未來(lái)工作展望71-72
• 參考文獻(xiàn)72-76
• 作者簡(jiǎn)歷76

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 趙晨光;;現(xiàn)代雷達(dá)信號(hào)處理及其發(fā)展趨勢(shì)探析[J];電子技術(shù)與軟件工程;2014年05期

2 向科峰;;基于LabVIEW的歷史數(shù)據(jù)回放設(shè)計(jì)[J];裝備制造技術(shù);2011年06期

3 朱知博;;基于NAND FLASH的高速大容量存儲(chǔ)系統(tǒng)設(shè)計(jì)[J];現(xiàn)代電子技術(shù);2011年08期

4 姜波;陳馨;張聰;付志超;;基于LabVIEW的數(shù)據(jù)回放技術(shù)[J];船電技術(shù);2010年05期

5 楊鴻鵠;許蘊(yùn)山;夏海寶;李偵;;基于FPGA+DSP的雷達(dá)回波發(fā)生器設(shè)計(jì)[J];電子技術(shù)應(yīng)用;2009年12期

6 余輝龍;何昕;魏仲慧;王東鶴;;應(yīng)用NAND型閃存的高速大容量圖像存儲(chǔ)器[J];光學(xué)精密工程;2009年10期

7 李俊杰;何友;宋杰;;基于FPGA嵌入式系統(tǒng)的雷達(dá)信號(hào)模擬器[J];電子技術(shù)應(yīng)用;2009年10期

8 張成遷;董臻;何志華;吳敏;;基于FPGA控制的高速數(shù)據(jù)采集與回放系統(tǒng)[J];科技信息(科學(xué)教研);2008年21期

9 張科;郝智泉;王貞松;;一種基于新體系結(jié)構(gòu)的空間固態(tài)記錄器原型系統(tǒng)[J];電子學(xué)報(bào);2008年02期

10 王超;高梅國(guó);謝民;劉國(guó)滿;;基于FPGA和Flash任意波形發(fā)生器的設(shè)計(jì)和實(shí)現(xiàn)[J];儀器儀表學(xué)報(bào);2006年S3期

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前10條

1 孫瑞雪;高速數(shù)據(jù)錄取存儲(chǔ)和回放系統(tǒng)設(shè)計(jì)[D];浙江大學(xué);2015年

2 嚴(yán)湘南;雷達(dá)目標(biāo)與環(huán)境回波信號(hào)仿真系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)[D];西安電子科技大學(xué);2013年

3 蘭國(guó)光;基于CompactPCI總線的數(shù)據(jù)采集回放系統(tǒng)軟件設(shè)計(jì)[D];西安電子科技大學(xué);2012年

4 彭飛;基于FPGA的高速數(shù)據(jù)回放系統(tǒng)設(shè)計(jì)[D];北京理工大學(xué);2011年

5 張欣;基于閃存的大容量存儲(chǔ)系統(tǒng)設(shè)計(jì)[D];中國(guó)科學(xué)院研究生院(西安光學(xué)精密機(jī)械研究所);2010年

6 黃海;基于NAND Flash芯片的高速大容量固態(tài)存儲(chǔ)技術(shù)[D];西安電子科技大學(xué);2010年

7 李云飛;基于FPGA的PCI數(shù)據(jù)采集及回放系統(tǒng)設(shè)計(jì)[D];南京信息工程大學(xué);2009年

8 陳躍;高速深存儲(chǔ)任意波形發(fā)生器數(shù)字系統(tǒng)設(shè)計(jì)[D];電子科技大學(xué);2009年

9 孫濤;PCI-E總線高速數(shù)據(jù)采集回放模塊研制[D];哈爾濱工業(yè)大學(xué);2008年

10 邵林;高速海量數(shù)據(jù)存儲(chǔ)技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2007年

，

本文編號(hào)：691205