發(fā)布時(shí)間：2025-05-01 20:59

　　 基于置信傳播BP改進(jìn)的最小和譯碼算法原理,依據(jù)IEEE 802.11ac標(biāo)準(zhǔn)進(jìn)行QC-LDPC譯碼器IP核的設(shè)計(jì)。對(duì)傳統(tǒng)BP譯碼算法的校驗(yàn)節(jié)點(diǎn)更新公式進(jìn)行優(yōu)化、改進(jìn),通過(guò)仿真性能對(duì)比,采用最小和譯碼算法設(shè)計(jì)實(shí)現(xiàn)譯碼器。該譯碼器采用串行譯碼結(jié)構(gòu),可節(jié)省硬件資源和開(kāi)銷。在Vivado 2016.4集成開(kāi)發(fā)環(huán)境中通過(guò)Xilinx ZYNQ7020 FPGA芯片設(shè)計(jì)碼長(zhǎng)為648 bit、碼率為1/2的QC-LDPC譯碼器。同時(shí)將FPGA實(shí)現(xiàn)的譯碼器輸出與計(jì)算機(jī)仿真結(jié)果進(jìn)行對(duì)比,仿真驗(yàn)證結(jié)果表明,譯碼器IP核設(shè)計(jì)正確合理。

【文章頁(yè)數(shù)】：4 頁(yè)

【文章目錄】：
0 引言
1 QC-LDPC譯碼原理
2 最小和BP譯碼算法
3 譯碼器IP核設(shè)計(jì)與仿真驗(yàn)證
4 結(jié)語(yǔ)



本文編號(hào)：4042661