在目前的軟件無(wú)線電處理系統(tǒng)中,基于FPGA和DSP這類可編程器件的系統(tǒng)仍有一些無(wú)法避免的缺點(diǎn),比如系統(tǒng)設(shè)計(jì)過(guò)分依賴于具體硬件,系統(tǒng)可擴(kuò)展性和可移植性較差等,并且一般基于FPGA和DSP器件的可編程處理系統(tǒng),難以做到處理性能、系統(tǒng)功耗和設(shè)計(jì)靈活性的兼顧和平衡。針對(duì)這種情況,本文設(shè)計(jì)了一種基于ASIP的軟件無(wú)線電信號(hào)處理機(jī)(簡(jiǎn)稱“處理機(jī)”)。處理機(jī)包括通用數(shù)字電路接口板(簡(jiǎn)稱“接口板”)和專用指令集異構(gòu)多核處理器(簡(jiǎn)稱“處理器”)兩大部分內(nèi)容。接口板為軟件無(wú)線電處理系統(tǒng)提供可擴(kuò)展性和可移植性,其具備各種標(biāo)準(zhǔn)數(shù)字總線接口,易于與其他設(shè)備進(jìn)行數(shù)據(jù)傳輸和通信,包括但不限于千兆以太網(wǎng)接口、HDMI多媒體接口、CAN總線接口、I2C接口、USB 2.0接口、SPI接口以及UART接口。處理器則為軟件無(wú)線電處理系統(tǒng)提供計(jì)算能力和設(shè)計(jì)靈活性,其借助Xilinx Zynq FPGA平臺(tái),首先實(shí)現(xiàn)了基于ASIP的單個(gè)CPU的設(shè)計(jì),并且由此組成CPU陣列,實(shí)現(xiàn)了一款通用嵌入式異構(gòu)多核處理器的設(shè)計(jì),在該異構(gòu)處理器中,嵌入式ARM硬核提供基本的系統(tǒng)控制和人機(jī)交互,ASIP陣列則提供高速數(shù)字信號(hào)處理運(yùn)算和數(shù)據(jù)處理運(yùn)...

【文章頁(yè)數(shù)】：84 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
符號(hào)對(duì)照表
縮略語(yǔ)對(duì)照表
第一章 緒論
    1.1 研究背景
        1.1.1 軟件定義無(wú)線電
        1.1.2 異構(gòu)多核及ASIP技術(shù)
        1.1.3 Xilinx Zynq平臺(tái)
    1.2 研究目標(biāo)
    1.3 系統(tǒng)概覽
        1.3.1 工作內(nèi)容
        1.3.2 系統(tǒng)框圖
第二章 通用數(shù)字電路接口板設(shè)計(jì)
    2.1 原理圖設(shè)計(jì)
        2.1.1 方案設(shè)計(jì)
        2.1.2 FPGA核心板
        2.1.3 底板設(shè)計(jì)
    2.2 印制電路板設(shè)計(jì)
        2.2.1 PCB外形及層疊結(jié)構(gòu)
        2.2.2 PCB Layout
第三章 基于ASIP的RISC單核處理器設(shè)計(jì)
    3.1 指令集架構(gòu)設(shè)計(jì)
        3.1.1 CISC與RISC
        3.1.2 指令集格式
        3.1.3 指令集設(shè)計(jì)
    3.2 處理器設(shè)計(jì)及實(shí)現(xiàn)
        3.2.1 FPGA邏輯設(shè)計(jì)規(guī)則
        3.2.2 處理器總覽及頂層介紹
        3.2.3 關(guān)鍵模塊電路設(shè)計(jì)
第四章 基于Zynq的異構(gòu)多核處理器設(shè)計(jì)
    4.1 ASIP并行結(jié)構(gòu)
        4.1.1 結(jié)構(gòu)選擇及設(shè)計(jì)
        4.1.2 共享存儲(chǔ)器設(shè)計(jì)
    4.2 Zynq全可編程SoC
        4.2.1 Z-7015芯片概覽
        4.2.2 異構(gòu)多核處理器設(shè)計(jì)
第五章 系統(tǒng)編程、測(cè)試及分析
    5.1 毫米波雷達(dá)系統(tǒng)
        5.1.1 調(diào)頻法測(cè)距原理
        5.1.2 雷達(dá)系統(tǒng)組成
    5.2 算法設(shè)計(jì)及處理器編程
        5.2.1 FIR濾波器設(shè)計(jì)及編程
        5.2.2 FFT設(shè)計(jì)及編程
        5.2.3 CFAR檢測(cè)及α-β濾波
    5.3 系統(tǒng)性能分析
        5.3.1 處理器性能分析
        5.3.2 雷達(dá)性能分析
    5.4 系統(tǒng)實(shí)物圖
第六章 總結(jié)與展望
    6.1 全文總結(jié)
    6.2 后續(xù)展望
參考文獻(xiàn)
致謝
作者簡(jiǎn)介



本文編號(hào)：3919728