該文介紹以Spartan6系列XC6SLX16-2CSG324FPGA為核心的信號(hào)采集顯示系統(tǒng)設(shè)計(jì)方法。該系統(tǒng)主要由前級(jí)輸入信號(hào)處理電路、阻抗匹配電路、程控增益電路、高速比較器、高速ADC轉(zhuǎn)換電路、FPGA核心運(yùn)算控制模塊以及數(shù)據(jù)波形顯示等功能模塊組成。系統(tǒng)通過調(diào)理電路對(duì)信號(hào)幅值進(jìn)行放大或者衰減,使信號(hào)在AD9288可采的范圍內(nèi)。通過FPGA核心板使用Verilog HDL語言和ISE軟件對(duì)被測信號(hào)數(shù)據(jù)進(jìn)行運(yùn)算處理,并實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)傳輸、測量顯示功能。對(duì)頻率范圍為1 Hz～10 MHz的正弦波,以及1 Hz～2 MHz范圍內(nèi)的矩形波和三角波的周期信號(hào)進(jìn)行測量,測量實(shí)驗(yàn)結(jié)果表明,對(duì)3種信號(hào)的頻率測量誤差小于1.5‰,而且被測信號(hào)顯示無明顯失真。

【文章頁數(shù)】：6 頁

【文章目錄】：
1 系統(tǒng)硬件電路設(shè)計(jì)
    1.1 前級(jí)輸入信號(hào)處理電路
    1.2 阻抗匹配電路
    1.3 程控增益電路
    1.4 高速比較器電路
    1.5 高速ADC采樣電路
2 軟件設(shè)計(jì)
    2.1 波形觸發(fā)采樣模塊
    2.2 測量占空比模塊的設(shè)計(jì)
    2.3 波形顯示模塊的設(shè)計(jì)
3 信號(hào)采集顯示平臺(tái)與實(shí)驗(yàn)
    3.1 高速比較器測試波形圖
    3.2 測量數(shù)據(jù)記錄
4 結(jié)語



本文編號(hào)：3873491