隨著社會信息產(chǎn)業(yè)的發(fā)展,信息安全越來越受到重視。同時隨著手持設備和移動終端的興起,對密碼算法的硬件實現(xiàn)提出了新的要求,比如小面積,低功耗等。AES (Advanced Encryption Standard)作為新一代數(shù)據(jù)加密標準,已經(jīng)越來越多地被信息安全界所采用。針對以上情況,本文提出了一種支持不同密鑰長度,兼容AHB總線的AES加解密算法實現(xiàn)方案。為了減少硬件的面積,本文采用了32bit數(shù)據(jù)寬度的的硬件結構,同時在加密與解密之間、輪函數(shù)與密鑰擴展之間實現(xiàn)模塊級的資源共享。然后進行了模塊劃分,并對模塊功能、接口信號、內部寄存器進行了詳細的說明。對于AHB總線接口模塊,本文說明了其實現(xiàn)結構圖并對邏輯功能進行了分析。在數(shù)據(jù)通路模塊的設計中,本文提出了帶行移位變換功能的數(shù)據(jù)存儲模塊的實現(xiàn)方法,同時對逆向列混淆模塊的實現(xiàn)方法進行了分析。接著在分析密鑰擴展算法的基礎上,本文提出了一種能支持128、192和256位不同密鑰長度正向和逆向密鑰擴展的電路結構,并分析了Rcon函數(shù)的兩種實現(xiàn)方法和適用場合。然后分析了字代換模塊的實現(xiàn)結構并對其中的sbox盒的實現(xiàn)方法進行了說明。最后分析了狀態(tài)機控制模塊...

【文章頁數(shù)】：81 頁

【學位級別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 課題背景與意義
    1.2 研究內容與設計指標
        1.2.1 研究內容
        1.2.2 設計指標
    1.3 論文組織結構
第二章 AES算法研究和AHB總線簡介
    2.1 有限域GF(2⁸)運算
        2.1.1 有限域GF(2⁸)定義
        2.1.2 有限域GF(2⁸)加法
        2.1.3 有限域GF(2⁸)乘法
        2.1.4 有限域GF(2⁸)x乘運算
        2.1.5 有限域GF(2⁸)字乘法運算
    2.2 AES加密算法
        2.2.1 SubBytes正向字節(jié)變換
        2.2.2 ShiftRows正向行移位變換
        2.2.3 MixColumn正向列混淆變換
        2.2.4 AddRoundKey密鑰加變換
    2.3 等價解密算法
        2.3.1 InvSubBytes逆向字節(jié)變換
        2.3.2 InvShiftRows逆向行移位變換
        2.3.3 InvMixColumn逆向列混淆變換
    2.4 密鑰擴展及分配
    2.5 AHB總線接口
        2.5.1 AHB總線系統(tǒng)互聯(lián)結構
        2.5.2 AHB基本傳輸操作
    2.6 本章小結
第三章 需求分析與方案制定
    3.1 設計需求
    3.2 設計方案的選擇
    3.3 總體結構
        3.3.1 模塊功能說明
        3.3.2 接口信號描述
        3.3.3 寄存器定義
    3.4 本章小結
第四章 AES算法IP核設計
    4.1 AHB總線接口模塊設計
        4.1.1 AHB總線接口模塊結構
        4.1.2 邏輯功能實現(xiàn)分析
    4.2 數(shù)據(jù)通路模塊設計
        4.2.1 數(shù)據(jù)通路模塊整體結構
        4.2.2 數(shù)據(jù)存儲模塊設計
        4.2.3 列混淆變換模塊設計
    4.3 密鑰通路模塊設計
        4.3.1 密鑰擴展方法
        4.3.2 密鑰擴展模塊結構
        4.3.3 密鑰存儲模塊設計
        4.3.4 輪常量Rcon模塊設計
    4.4 字代換模塊設計
        4.4.1 字代換模塊結構
        4.4.2 字節(jié)代換模塊設計
    4.5 狀態(tài)機控制模塊設計
        4.5.1 控制信號說明
        4.5.2 加解密流程分析
        4.5.3 控制信號的產(chǎn)生
        4.5.4 控制信號產(chǎn)生邏輯優(yōu)化
        4.5.5 狀態(tài)機編碼及狀態(tài)跳轉
        4.5.6 操作模式可配置的實現(xiàn)
    4.6 本章小結
第五章 AES算法P核驗證及結果分析
    5.1 功能驗證
        5.1.1 正向和逆向sbox盒功能驗證
        5.1.2 AHB總線數(shù)據(jù)傳輸功能驗證
        5.1.3 控制位FC功能驗證
        5.1.4 控制位TC功能驗證
        5.1.5 控制位AC功能驗證
        5.1.6 AES-128加解密功能驗證
        5.1.7 AES-192加解密功能驗證
        5.1.8 AES-256加解密功能驗證
    5.2 FPGA綜合與實現(xiàn)
    5.3 FPGA板級驗證
    5.4 Design Complier邏輯綜合與時序驗證
    5.5 設計指標和驗證結果對比
    5.6 結果分析與比較
    5.7 本章小結
第六章 總結與展望
    6.1 總結
    6.2 展望
參考文獻
致謝
攻讀碩士學位期間發(fā)表的論文



本文編號：3751941