隨著社會(huì)信息產(chǎn)業(yè)的發(fā)展,信息安全越來越受到重視。同時(shí)隨著手持設(shè)備和移動(dòng)終端的興起,對(duì)密碼算法的硬件實(shí)現(xiàn)提出了新的要求,比如小面積,低功耗等。AES (Advanced Encryption Standard)作為新一代數(shù)據(jù)加密標(biāo)準(zhǔn),已經(jīng)越來越多地被信息安全界所采用。針對(duì)以上情況,本文提出了一種支持不同密鑰長(zhǎng)度,兼容AHB總線的AES加解密算法實(shí)現(xiàn)方案。為了減少硬件的面積,本文采用了32bit數(shù)據(jù)寬度的的硬件結(jié)構(gòu),同時(shí)在加密與解密之間、輪函數(shù)與密鑰擴(kuò)展之間實(shí)現(xiàn)模塊級(jí)的資源共享。然后進(jìn)行了模塊劃分,并對(duì)模塊功能、接口信號(hào)、內(nèi)部寄存器進(jìn)行了詳細(xì)的說明。對(duì)于AHB總線接口模塊,本文說明了其實(shí)現(xiàn)結(jié)構(gòu)圖并對(duì)邏輯功能進(jìn)行了分析。在數(shù)據(jù)通路模塊的設(shè)計(jì)中,本文提出了帶行移位變換功能的數(shù)據(jù)存儲(chǔ)模塊的實(shí)現(xiàn)方法,同時(shí)對(duì)逆向列混淆模塊的實(shí)現(xiàn)方法進(jìn)行了分析。接著在分析密鑰擴(kuò)展算法的基礎(chǔ)上,本文提出了一種能支持128、192和256位不同密鑰長(zhǎng)度正向和逆向密鑰擴(kuò)展的電路結(jié)構(gòu),并分析了Rcon函數(shù)的兩種實(shí)現(xiàn)方法和適用場(chǎng)合。然后分析了字代換模塊的實(shí)現(xiàn)結(jié)構(gòu)并對(duì)其中的sbox盒的實(shí)現(xiàn)方法進(jìn)行了說明。最后分析了狀態(tài)機(jī)控制模塊...

【文章頁數(shù)】：81 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 課題背景與意義
    1.2 研究?jī)?nèi)容與設(shè)計(jì)指標(biāo)
        1.2.1 研究?jī)?nèi)容
        1.2.2 設(shè)計(jì)指標(biāo)
    1.3 論文組織結(jié)構(gòu)
第二章 AES算法研究和AHB總線簡(jiǎn)介
    2.1 有限域GF(2⁸)運(yùn)算
        2.1.1 有限域GF(2⁸)定義
        2.1.2 有限域GF(2⁸)加法
        2.1.3 有限域GF(2⁸)乘法
        2.1.4 有限域GF(2⁸)x乘運(yùn)算
        2.1.5 有限域GF(2⁸)字乘法運(yùn)算
    2.2 AES加密算法
        2.2.1 SubBytes正向字節(jié)變換
        2.2.2 ShiftRows正向行移位變換
        2.2.3 MixColumn正向列混淆變換
        2.2.4 AddRoundKey密鑰加變換
    2.3 等價(jià)解密算法
        2.3.1 InvSubBytes逆向字節(jié)變換
        2.3.2 InvShiftRows逆向行移位變換
        2.3.3 InvMixColumn逆向列混淆變換
    2.4 密鑰擴(kuò)展及分配
    2.5 AHB總線接口
        2.5.1 AHB總線系統(tǒng)互聯(lián)結(jié)構(gòu)
        2.5.2 AHB基本傳輸操作
    2.6 本章小結(jié)
第三章 需求分析與方案制定
    3.1 設(shè)計(jì)需求
    3.2 設(shè)計(jì)方案的選擇
    3.3 總體結(jié)構(gòu)
        3.3.1 模塊功能說明
        3.3.2 接口信號(hào)描述
        3.3.3 寄存器定義
    3.4 本章小結(jié)
第四章 AES算法IP核設(shè)計(jì)
    4.1 AHB總線接口模塊設(shè)計(jì)
        4.1.1 AHB總線接口模塊結(jié)構(gòu)
        4.1.2 邏輯功能實(shí)現(xiàn)分析
    4.2 數(shù)據(jù)通路模塊設(shè)計(jì)
        4.2.1 數(shù)據(jù)通路模塊整體結(jié)構(gòu)
        4.2.2 數(shù)據(jù)存儲(chǔ)模塊設(shè)計(jì)
        4.2.3 列混淆變換模塊設(shè)計(jì)
    4.3 密鑰通路模塊設(shè)計(jì)
        4.3.1 密鑰擴(kuò)展方法
        4.3.2 密鑰擴(kuò)展模塊結(jié)構(gòu)
        4.3.3 密鑰存儲(chǔ)模塊設(shè)計(jì)
        4.3.4 輪常量Rcon模塊設(shè)計(jì)
    4.4 字代換模塊設(shè)計(jì)
        4.4.1 字代換模塊結(jié)構(gòu)
        4.4.2 字節(jié)代換模塊設(shè)計(jì)
    4.5 狀態(tài)機(jī)控制模塊設(shè)計(jì)
        4.5.1 控制信號(hào)說明
        4.5.2 加解密流程分析
        4.5.3 控制信號(hào)的產(chǎn)生
        4.5.4 控制信號(hào)產(chǎn)生邏輯優(yōu)化
        4.5.5 狀態(tài)機(jī)編碼及狀態(tài)跳轉(zhuǎn)
        4.5.6 操作模式可配置的實(shí)現(xiàn)
    4.6 本章小結(jié)
第五章 AES算法P核驗(yàn)證及結(jié)果分析
    5.1 功能驗(yàn)證
        5.1.1 正向和逆向sbox盒功能驗(yàn)證
        5.1.2 AHB總線數(shù)據(jù)傳輸功能驗(yàn)證
        5.1.3 控制位FC功能驗(yàn)證
        5.1.4 控制位TC功能驗(yàn)證
        5.1.5 控制位AC功能驗(yàn)證
        5.1.6 AES-128加解密功能驗(yàn)證
        5.1.7 AES-192加解密功能驗(yàn)證
        5.1.8 AES-256加解密功能驗(yàn)證
    5.2 FPGA綜合與實(shí)現(xiàn)
    5.3 FPGA板級(jí)驗(yàn)證
    5.4 Design Complier邏輯綜合與時(shí)序驗(yàn)證
    5.5 設(shè)計(jì)指標(biāo)和驗(yàn)證結(jié)果對(duì)比
    5.6 結(jié)果分析與比較
    5.7 本章小結(jié)
第六章 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
參考文獻(xiàn)
致謝
攻讀碩士學(xué)位期間發(fā)表的論文



本文編號(hào)：3751941