本文設(shè)計了一種支持多通道基帶信號實(shí)時回放的系統(tǒng),該系統(tǒng)具有帶寬高、通道多以及支持實(shí)時回放與存儲的優(yōu)點(diǎn),適合高數(shù)據(jù)采樣精度、高系統(tǒng)集成度以及高通信協(xié)議速率的基帶信號回放,為基帶信號處理算法提供研究手段,可以用于衛(wèi)星遙感、雷達(dá)探測以及網(wǎng)絡(luò)通信等領(lǐng)域。本文首先闡述了 eMMC（Embedded Multi Media Card）存儲、FPGA高速數(shù)據(jù)收發(fā)以及總線互聯(lián)的設(shè)計技術(shù),并從電源、時鐘復(fù)位、存儲配置幾個角度入手,完成了多通道基帶信號實(shí)時回放系統(tǒng)的硬件電路設(shè)計;接著基于Intel FPGA系統(tǒng)級集成工具Qsys,設(shè)計了信號回放與存儲、eMMC接口以及協(xié)議轉(zhuǎn)換等模塊,解決了數(shù)據(jù)傳輸以及接口總線協(xié)議不一致等問題,實(shí)現(xiàn)了多路高速基帶信號切換回放、基帶信號存儲與加載的功能;最后對系統(tǒng)進(jìn)行了功能驗(yàn)證與性能測試。測試與驗(yàn)證結(jié)果表明:系統(tǒng)可以支持4個通道的基帶信號實(shí)時回放,單個通道的最高回放速率可以達(dá)到2.31GB/s,且支持40MB/s的信號存儲速率以及227MB/s的信號加載速率,達(dá)到了系統(tǒng)的設(shè)計目標(biāo)。 

【文章來源】：浙江大學(xué)浙江省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：118 頁

【學(xué)位級別】：碩士

【部分圖文】：

圖２．１工作在ＨＳ４００模式下的主控制器與ｅＭＭＣ設(shè)備［３８】??

為了避免輪詢操作對主控制器的資源占用，ｅＭＭＣ設(shè)備可以這種模式下不進(jìn)行數(shù)據(jù)傳輸，只允許處理中斷請求，可以在一定制器的任務(wù)負(fù)載。??ＧＡ串行收發(fā)器??于高速串行通信在傳輸速度以及抗干擾方面的優(yōu)勢［６６］，ＦＰＧＡ器入一定數(shù)量的串行收發(fā)器以提供對各種高速串行總線協(xié)議的支持產(chǎn)的ＦＰＧＡ為例，其串行收發(fā)器的結(jié)構(gòu)如圖２．２所示。從圖中發(fā)器是由收發(fā)器ＰＨＹ層、收發(fā)器鎖相環(huán)（ＰＬＬ）以及時鐘生成模其中收發(fā)器ＰＨＹ層可以分成彼此獨(dú)立的接收和發(fā)送兩個通道，道內(nèi)部又分成物理介質(zhì)接入層（ＰＭＡ）和物理編碼子層（ＰＣＳ）兩依次對各個部分進(jìn)行介紹。??

鑒于高速串行通信在傳輸速度以及抗干擾方面的優(yōu)勢［６６］，ＦＰＧＡ器件內(nèi)部往??往會嵌入一定數(shù)量的串行收發(fā)器以提供對各種高速串行總線協(xié)議的支持。以Ｉｎｔｅｌ??公司生產(chǎn)的ＦＰＧＡ為例，其串行收發(fā)器的結(jié)構(gòu)如圖２．２所示。從圖中可以看出，??串行收發(fā)器是由收發(fā)器ＰＨＹ層、收發(fā)器鎖相環(huán)（ＰＬＬ）以及時鐘生成模塊（ＣＧＢ）組??成的。其中收發(fā)器ＰＨＹ層可以分成彼此獨(dú)立的接收和發(fā)送兩個通道，且在接收??發(fā)送通道內(nèi)部又分成物理介質(zhì)接入層（ＰＭＡ）和物理編碼子層（ＰＣＳ）兩個部分。??下面將依次對各個部分進(jìn)行介紹。??Ｒｅｆｅｒｅｎｃｅ?ＦＰＧＡ?Ｆａｂｒｉｃ??ａ〇ｃｋ??ｔｘ＿ｐｍａ?ｔｘ?ｔｘ＿ｃｏｒｅ?ｒｘ＿ｃｏｒｅ?ｒｘ?ｒｘ＿ｐｍａ??ｙ?ｅｌｋ?＞ｕｔ?ｄｉ?Ｊａ?ｄｋｉｎ?＾??ＡＴＸＰＵ?ｐ?＜?，一??ｆＰＵ?■?ＴＸＦＩＦＯ?顯?Ｅ?ＨＢＫ．?ＲＸＦＩＦＯ??ｃｍｕｐｌｌ?｜?＜??Ｓ??Ｓｅｒｉａｌ?Ｐａｒａｌｌｅｌ?，丨??ｃｌｏｃｋ?ｃｌｏｃｋ?＾?????１Ｉ??６４Ｂ／６６Ｂ?Ｅｎｃｏｄｅｒ＊�。�?＞６４?Ｂ／６６Ｂ?Ｄｅｃｏｄｅｒ?Ｍ??ｉｒｈ??Ｖ?７?Ｓｃｒａｍｂｌｅｒ?＜?８?＞?Ｄｅｓｃｒａｍｂｌｅｒ??｜Ｔ?１?ｔｘ?ｒ，—」：??Ｉ?ｉ?ＴＸ?Ｇｅａｒｂｏｘ?＜?＜ＣｌｋＰＵｔ－，?Ｒ?＞?ＲＸ?Ｇｅａｒｂｏｘ??Ｉ?１?Ｕ：?「＂ｋｍ丄ｍ．ｐ占．．．．．．．．．．．．．＿＿＿＿??ｏ?丫?�。�???％?＞?Ｄｅｓｅｒ

【參考文獻(xiàn)】：
期刊論文
[1]基于FPGA的串行64B/66B編解碼IP核設(shè)計與研究[J]. 龐志鋒,劉毅夫,安國臣,王曉君.  科技風(fēng). 2018(25)
[2]基于FPGA的HS400模式eMMC控制器設(shè)計與實(shí)現(xiàn)[J]. 張煜,陳微,吳利舟,肖儂.  計算機(jī)工程與科學(xué). 2018(06)
[3]實(shí)時記錄及實(shí)時回放軟件的設(shè)計與實(shí)現(xiàn)[J]. 楊曉萍,韓春永.  信息與電腦(理論版). 2018(11)
[4]高光譜成像技術(shù)的應(yīng)用與發(fā)展[J]. 周陽,楊宏海,劉勇,林森.  宇航計測技術(shù). 2017(04)
[5]基于Qsys的高速信號誤碼測試系統(tǒng)設(shè)計[J]. 饒垚,鄒波,蔡珂.  電子測試. 2016(14)
[6]Virtex-6 FPGA的eMMC控制器設(shè)計[J]. 張耀軍,孫銘,王锏.  單片機(jī)與嵌入式系統(tǒng)應(yīng)用. 2016 (02)
[7]高速I/O接口技術(shù)[J]. 康翔,張卜瑞.  電子工程師. 2008(05)

碩士論文
[1]eMMC主機(jī)控制器設(shè)計與研究[D]. 盧騰輝.華南理工大學(xué) 2018
[2]面向eMMC協(xié)議的SoC系統(tǒng)設(shè)計[D]. 張誠.黑龍江大學(xué) 2018
[3]射頻信號記錄回放系統(tǒng)設(shè)計與實(shí)現(xiàn)[D]. 曹京勝.中北大學(xué) 2018
[4]基于FPGA的雷達(dá)采集回放系統(tǒng)設(shè)計與實(shí)現(xiàn)[D]. 侯云飛.西安電子科技大學(xué) 2017
[5]高速光纖數(shù)據(jù)采集與傳輸系統(tǒng)關(guān)鍵技術(shù)研究[D]. 陳一波.中北大學(xué) 2017
[6]基于eMMC的硬件電路設(shè)計及模型驗(yàn)證[D]. 方博.杭州電子科技大學(xué) 2017
[7]FPGA功耗早期評估模型研究與實(shí)現(xiàn)[D]. 徐凱.東南大學(xué) 2016
[8]基于FPGA結(jié)構(gòu)高速PCIe總線傳輸系統(tǒng)設(shè)計與實(shí)現(xiàn)[D]. 賀位位.電子科技大學(xué) 2016
[9]高速數(shù)據(jù)回放系統(tǒng)FPGA硬件架構(gòu)設(shè)計與實(shí)現(xiàn)[D]. 朱蔣財.浙江大學(xué) 2016
[10]基于FPGA高速通用串行接口的設(shè)計與應(yīng)用[D]. 張清亮.西安電子科技大學(xué) 2015



本文編號：3280328