跳頻技術(shù)以其優(yōu)秀的抗干擾和抗截獲能力,成為現(xiàn)代通信中重要的一種通信方式,傳統(tǒng)的跳頻實(shí)現(xiàn)都是基于LVDS電平接口完成轉(zhuǎn)換器與可編程邏輯芯片之間的數(shù)據(jù)傳輸,但是隨著用戶對(duì)數(shù)據(jù)類型和數(shù)據(jù)量需求的增加,傳統(tǒng)的實(shí)現(xiàn)方式已經(jīng)不能滿足其需求。隨著電子信息技術(shù)的發(fā)展,CML電平逐漸取代傳統(tǒng)的LVDS電平應(yīng)用于高速轉(zhuǎn)換器的接口中,對(duì)高速接口的研究也從高速并行轉(zhuǎn)換到高速串行上�；贑ML電平的高速串行JESD204B接口,因其吉比特的傳輸速率和較少的引腳數(shù)量、簡(jiǎn)單的PCB布局、相對(duì)更小的封裝體積等特性,逐漸成為近年來(lái)的研究熱點(diǎn)。JESD204B接口工作在高速數(shù)據(jù)速率下時(shí),任何的延遲都顯得尤為重要,為了克服這一難題,該協(xié)議定義了確定性延遲的概念。本文利用JESD204B協(xié)議的確定性延遲,通過可編程邏輯的控制接口,控制高速轉(zhuǎn)換器內(nèi)部頻率合成器,完成高速的頻率跳變,實(shí)現(xiàn)精確的跳頻。對(duì)比傳統(tǒng)跳頻實(shí)現(xiàn)方式,大大提高了系統(tǒng)的傳輸速率。本文的具體工作如下:1、研究JESD204B三層協(xié)議,重點(diǎn)研究確定性延遲的理論,分析系統(tǒng)延遲產(chǎn)生的原因和JESD204B協(xié)議中對(duì)確定性延遲的定義;根據(jù)高速轉(zhuǎn)換器內(nèi)部集成的功能模塊,研究高... 

【文章來(lái)源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：87 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 課題研究背景與意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
        1.2.1 高速跳頻系統(tǒng)研究現(xiàn)狀
        1.2.2 JESD204B接口研究現(xiàn)狀
    1.3 本文主要內(nèi)容及結(jié)構(gòu)安排
第二章 基本理論研究
    2.1 JESD204B接口介紹
        2.1.1 物理層
        2.1.2 數(shù)據(jù)鏈路層
        2.1.3 數(shù)據(jù)傳輸層
    2.2 確定性延遲理論研究
        2.2.1 鏈路中的延遲
        2.2.2 確定性延遲
    2.3 高速轉(zhuǎn)換器理論
        2.3.1 帶通采樣定理
        2.3.2 數(shù)字濾波原理
        2.3.3 數(shù)字上下變頻理論
    2.4 本章小結(jié)
第三章 電路設(shè)計(jì)
    3.1 核心芯片選型
        3.1.1 轉(zhuǎn)換芯片選型
        3.1.2 FPGA芯片選型
        3.1.3 ZYNQ芯片選型
    3.2 ADC模擬前端設(shè)計(jì)
        3.2.1 巴倫的選型
        3.2.2 前端匹配網(wǎng)絡(luò)設(shè)計(jì)
    3.3 DAC模擬信號(hào)輸出接口設(shè)計(jì)
    3.4 時(shí)鐘通道設(shè)計(jì)
        3.4.1 時(shí)鐘需求分析
        3.4.2 時(shí)鐘通道設(shè)計(jì)
    3.5 電源設(shè)計(jì)
        3.5.1 電源需求分析
        3.5.2 電源系統(tǒng)設(shè)計(jì)
        3.5.3 上電時(shí)序分析及設(shè)計(jì)
    3.6 本章小結(jié)
第四章 JESD204B接口及高速跳頻設(shè)計(jì)
    4.1 ADC與 FPGA數(shù)據(jù)接口設(shè)計(jì)
        4.1.1 ADC參數(shù)設(shè)計(jì)
        4.1.2 JESD204B接收模塊設(shè)計(jì)
    4.2 DAC與 FPGA數(shù)據(jù)接口設(shè)計(jì)
        4.2.1 DAC參數(shù)設(shè)計(jì)
        4.2.2 JESD204B發(fā)送模塊設(shè)計(jì)
    4.3 高速跳頻設(shè)計(jì)與測(cè)試
        4.3.1 確定性延遲設(shè)計(jì)
        4.3.2 高速跳頻測(cè)試方案設(shè)計(jì)
    4.4 本章小結(jié)
第五章 總結(jié)
    5.1 本文主要工作
    5.2 下一步工作
致謝
參考文獻(xiàn)


【參考文獻(xiàn)】：
期刊論文
[1]通信教學(xué)研究中帶通采樣的統(tǒng)一推導(dǎo)與驗(yàn)證[J]. 王兵銳,張新剛,馬曉普.  現(xiàn)代信息科技. 2019(24)
[2]基于FPGA的全數(shù)字高速跳頻信號(hào)發(fā)生器設(shè)計(jì)[J]. 王懷軍,田茂,謝桂輝.  儀表技術(shù)與傳感器. 2018(05)
[3]JESD204B Subclass1模式時(shí)鐘設(shè)計(jì)與調(diào)試[J]. 呂志鵬,馬小兵,禹衛(wèi)東.  電子技術(shù)應(yīng)用. 2018(04)
[4]基于AD9680的高速數(shù)據(jù)接口設(shè)計(jì)[J]. 李武建,吳兵,彭衛(wèi).  山東工業(yè)技術(shù). 2016(17)
[5]了解JESD204B規(guī)范的各層——從高速ADC的角度出發(fā)[J]. Jonathan Harris.  中國(guó)電子商情(基礎(chǔ)電子). 2016(06)
[6]基于JESD204B協(xié)議的相控陣?yán)走_(dá)下行同步采集技術(shù)應(yīng)用[J]. 陳洋,俞育新,奚俊.  雷達(dá)與對(duì)抗. 2015(02)
[7]基于JESD204協(xié)議的高速串行采集系統(tǒng)[J]. 冉焱,席鵬飛.  電子科技. 2015(05)
[8]了解JESD204B鏈路參數(shù)[J]. Jonathan Harris.  中國(guó)電子商情(基礎(chǔ)電子). 2014(10)
[9]基于FPGA+DSP的跳頻電臺(tái)傳輸系統(tǒng)[J]. 何亞蘭,周劉紀(jì).  單片機(jī)與嵌入式系統(tǒng)應(yīng)用. 2013(10)

碩士論文
[1]10GSPS任意波形合成模塊硬件設(shè)計(jì)[D]. 李成.電子科技大學(xué) 2019
[2]JESD204B協(xié)議在Xilinx系列FPGA上的設(shè)計(jì)與實(shí)現(xiàn)[D]. 馮克遷.電子科技大學(xué) 2019
[3]無(wú)人機(jī)信號(hào)偵收干擾一體化平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)[D]. 朱鵬宇.電子科技大學(xué) 2019
[4]基于JESD204B協(xié)議的高速接收電路研制[D]. 霍興華.中國(guó)地質(zhì)大學(xué) 2017
[5]2.5GSPS數(shù)據(jù)轉(zhuǎn)換模塊的研制[D]. 趙俊勇.電子科技大學(xué) 2017
[6]基于FPGA的寬帶跳頻同步通信系統(tǒng)的部分設(shè)計(jì)與實(shí)現(xiàn)[D]. 李晗.北京郵電大學(xué) 2016
[7]射頻拉遠(yuǎn)數(shù)字信號(hào)處理板設(shè)計(jì)與研究[D]. 何元波.電子科技大學(xué) 2015
[8]高速寬帶跳頻系統(tǒng)基帶處理模塊的設(shè)計(jì)與實(shí)現(xiàn)[D]. 李國(guó)一.哈爾濱工業(yè)大學(xué) 2014
[9]數(shù)字濾波器的優(yōu)化設(shè)計(jì)研究[D]. 郝逸軒.長(zhǎng)沙理工大學(xué) 2012
[10]基于DDS高速跳頻源的研制[D]. 崔小明.西安電子科技大學(xué) 2012



本文編號(hào)：3154237