介紹了一種新型信道編碼輔助最大似然載波相位同步算法,通過仿真分析了相位同步算法的估計精度以及對系統(tǒng)誤碼率的影響,提出了一種基于FPGA的嵌入式LDPC編碼輔助載波相位同步算法結(jié)構(gòu),實現(xiàn)了LDPC譯碼器與相位同步器聯(lián)合迭代,顯著降低了算法的計算復(fù)雜度和處理延時.在Xilinx公司Kintex-7系列FPGA平臺對上述算法進行了實現(xiàn),給出了資源的使用情況.硬件測試結(jié)果表明,編碼輔助相位同步算法的誤碼率曲線與理想同步下的結(jié)果非常接近.考慮到數(shù)據(jù)輔助相位同步插入導(dǎo)頻引入的信噪比損失,編碼輔助相位同步算法可獲得約0.7～0.9 dB的信噪比增益. 

【文章來源】：北京理工大學(xué)學(xué)報. 2020,40(07)北大核心EICSCD

【文章頁數(shù)】：6 頁

【部分圖文】：

編碼輔助相位同步誤碼率性能測試平臺

QPSK調(diào)制載波相位同步誤碼率曲線

16APSK調(diào)制載波相位同步誤碼率曲線


本文編號：3110847