多參數(shù)可調(diào)的低密度奇偶校驗碼編譯碼系統(tǒng)
發(fā)布時間:2021-03-10 21:31
低密度奇偶校驗(low-density parity-check,LDPC)碼是具有逼近香農(nóng)(Shannon)極限的一種好碼,且靈活性強,描述簡單,是信道糾錯編碼技術(shù)的研究熱點。針對某通信系統(tǒng),為了使信息傳輸能夠適應多種情況的需求,在LDPC碼編譯碼原理的基礎(chǔ)上設(shè)計了具有獨特字插入功能、編碼參數(shù)逐幀可變的編譯碼系統(tǒng),同時采用信息位校驗位打散功能的設(shè)計方法,可實現(xiàn)信息加密。不同碼長的編譯碼模塊采用復用的方案,隨機存取內(nèi)存(random access memory,RAM)按照最長碼長設(shè)計,降低資源占用率。在加性高斯白噪聲(additive white gaussian noise, AWGN)信道下基于最小和譯碼算法完成性能分析。仿真結(jié)果表明,該設(shè)計方案能夠?qū)崿F(xiàn)碼長、迭代次數(shù)、打散方式、獨特字插入等多參數(shù)可調(diào)的LDPC碼編譯碼系統(tǒng),且信息傳輸性能良好,資源占用率低。
【文章來源】:科學技術(shù)與工程. 2020,20(23)北大核心
【文章頁數(shù)】:7 頁
【部分圖文】:
準循環(huán)LDPC碼的基矩陣結(jié)構(gòu)
得到這8組校驗位則編碼結(jié)束。以快速流水線雙向遞歸編碼算法為基礎(chǔ)[11],采用圖2所示的編碼器結(jié)構(gòu)進行實現(xiàn)。編碼器采用了4類存儲器[12],RAM_DATA用于存儲待編碼信息,RAM_Bi存儲Bi分量,RAM_P0存儲校驗位P0,RAM_Pi存儲校驗位P1~P7?紤]到資源占用率的問題,3種碼長的編碼模塊并沒有采用3個獨立的模塊來實現(xiàn),而是采用復用的方案。其中8的RAM按照最長碼長設(shè)計,短碼、中長碼根據(jù)碼長的不同,只占用RAM資源的一部分。
在計算每行對應的Bi分量時,按照校驗矩陣的列分塊形式從RAM_DATA中并行讀取出各路信息數(shù)據(jù)進行異或操作,各路信息數(shù)據(jù)與其在校驗矩陣中的偏移量相對應,通過遞增RAM的地址或更新至下一行分塊的起始偏移地址可計算下一個分量[13]。根據(jù)H矩陣的構(gòu)造方式,每個子矩陣的偏移量是不相同的,如果采用塊間并行的方式計算Bi,需要同時讀取RAM的不同地址,會產(chǎn)生地址沖突的問題[14]。所以在進行信息序列存儲時根據(jù)H矩陣的構(gòu)造,本設(shè)計共使用了31塊RAM_DATA,實現(xiàn)了Bi計算塊間并行,塊內(nèi)串行,列間并行方式。在求解出Bi分量以后,計算出校驗分量P0,然后依次計算出P1~P7。根據(jù)設(shè)計要求,需要進行信息位與校驗位的打散設(shè)置,所以信息的輸出要在計算出P0以后進行,可以邊進行Pi的計算,邊進行輸出。
【參考文獻】:
期刊論文
[1]一種低密度奇偶校驗碼LDPC的解碼方法[J]. 鐘培峰,劉小同,張笑. 集成電路應用. 2019(08)
[2]改進的LDPC譯碼方案設(shè)計及性能分析[J]. 單寶玲,李宗艷. 計算機工程與設(shè)計. 2019(06)
[3]LDPC編譯碼算法的仿真分析[J]. 詹平紅,李紅星,尹愛兵. 計算機與數(shù)字工程. 2019(05)
[4]Design of Irregular QC-LDPC Code Based Multi-Level Coded Modulation Scheme for High Speed Optical Communication Systems[J]. Liqian Wang,Dongdong Wang,Yongjing Ni,Xue Chen,Midou Cui,Fu Yang. 中國通信. 2019(05)
[5]基于線性約束關(guān)系的LDPC碼校驗矩陣盲識別算法[J]. 羅路為,雷迎科. 探測與控制學報. 2019(02)
[6]基于FPGA的LDPC譯碼器的設(shè)計[J]. 王海龍,郭大波. 呂梁學院學報. 2019(02)
[7]關(guān)于LDPC碼算法研究與相關(guān)應用[J]. 陳路. 電子元器件與信息技術(shù). 2018(10)
[8]LDPC基于最小和算法的譯碼實現(xiàn)[J]. 李千玲. 信息與電腦(理論版). 2018(12)
[9]基于LDPC碼的安全可靠通信方法研究[J]. 史治平,任亞軍,呂鳳橙. 電子科技大學學報. 2017(05)
[10]基于歸并算法的高速LDPC流水線譯碼器設(shè)計與實現(xiàn)[J]. 劉帥威,汪鼎文,周軍,崔勇強. 科學技術(shù)與工程. 2014(34)
碩士論文
[1]LDPC碼譯碼算法的研究及改進[D]. 吳文波.南昌航空大學 2018
[2]LDPC碼高效編譯碼器設(shè)計與FPGA實現(xiàn)[D]. 張運鑫.河北大學 2015
[3]基于LDPC碼的McEliece加密體制研究[D]. 冷文燕.北京郵電大學 2011
本文編號:3075311
【文章來源】:科學技術(shù)與工程. 2020,20(23)北大核心
【文章頁數(shù)】:7 頁
【部分圖文】:
準循環(huán)LDPC碼的基矩陣結(jié)構(gòu)
得到這8組校驗位則編碼結(jié)束。以快速流水線雙向遞歸編碼算法為基礎(chǔ)[11],采用圖2所示的編碼器結(jié)構(gòu)進行實現(xiàn)。編碼器采用了4類存儲器[12],RAM_DATA用于存儲待編碼信息,RAM_Bi存儲Bi分量,RAM_P0存儲校驗位P0,RAM_Pi存儲校驗位P1~P7?紤]到資源占用率的問題,3種碼長的編碼模塊并沒有采用3個獨立的模塊來實現(xiàn),而是采用復用的方案。其中8的RAM按照最長碼長設(shè)計,短碼、中長碼根據(jù)碼長的不同,只占用RAM資源的一部分。
在計算每行對應的Bi分量時,按照校驗矩陣的列分塊形式從RAM_DATA中并行讀取出各路信息數(shù)據(jù)進行異或操作,各路信息數(shù)據(jù)與其在校驗矩陣中的偏移量相對應,通過遞增RAM的地址或更新至下一行分塊的起始偏移地址可計算下一個分量[13]。根據(jù)H矩陣的構(gòu)造方式,每個子矩陣的偏移量是不相同的,如果采用塊間并行的方式計算Bi,需要同時讀取RAM的不同地址,會產(chǎn)生地址沖突的問題[14]。所以在進行信息序列存儲時根據(jù)H矩陣的構(gòu)造,本設(shè)計共使用了31塊RAM_DATA,實現(xiàn)了Bi計算塊間并行,塊內(nèi)串行,列間并行方式。在求解出Bi分量以后,計算出校驗分量P0,然后依次計算出P1~P7。根據(jù)設(shè)計要求,需要進行信息位與校驗位的打散設(shè)置,所以信息的輸出要在計算出P0以后進行,可以邊進行Pi的計算,邊進行輸出。
【參考文獻】:
期刊論文
[1]一種低密度奇偶校驗碼LDPC的解碼方法[J]. 鐘培峰,劉小同,張笑. 集成電路應用. 2019(08)
[2]改進的LDPC譯碼方案設(shè)計及性能分析[J]. 單寶玲,李宗艷. 計算機工程與設(shè)計. 2019(06)
[3]LDPC編譯碼算法的仿真分析[J]. 詹平紅,李紅星,尹愛兵. 計算機與數(shù)字工程. 2019(05)
[4]Design of Irregular QC-LDPC Code Based Multi-Level Coded Modulation Scheme for High Speed Optical Communication Systems[J]. Liqian Wang,Dongdong Wang,Yongjing Ni,Xue Chen,Midou Cui,Fu Yang. 中國通信. 2019(05)
[5]基于線性約束關(guān)系的LDPC碼校驗矩陣盲識別算法[J]. 羅路為,雷迎科. 探測與控制學報. 2019(02)
[6]基于FPGA的LDPC譯碼器的設(shè)計[J]. 王海龍,郭大波. 呂梁學院學報. 2019(02)
[7]關(guān)于LDPC碼算法研究與相關(guān)應用[J]. 陳路. 電子元器件與信息技術(shù). 2018(10)
[8]LDPC基于最小和算法的譯碼實現(xiàn)[J]. 李千玲. 信息與電腦(理論版). 2018(12)
[9]基于LDPC碼的安全可靠通信方法研究[J]. 史治平,任亞軍,呂鳳橙. 電子科技大學學報. 2017(05)
[10]基于歸并算法的高速LDPC流水線譯碼器設(shè)計與實現(xiàn)[J]. 劉帥威,汪鼎文,周軍,崔勇強. 科學技術(shù)與工程. 2014(34)
碩士論文
[1]LDPC碼譯碼算法的研究及改進[D]. 吳文波.南昌航空大學 2018
[2]LDPC碼高效編譯碼器設(shè)計與FPGA實現(xiàn)[D]. 張運鑫.河北大學 2015
[3]基于LDPC碼的McEliece加密體制研究[D]. 冷文燕.北京郵電大學 2011
本文編號:3075311
本文鏈接:http://sikaile.net/kejilunwen/xinxigongchenglunwen/3075311.html
最近更新
教材專著