隨著社會(huì)快速發(fā)展,對(duì)數(shù)據(jù)處理的要求越來(lái)越高。現(xiàn)如今信號(hào)傳輸已然成為一個(gè)技術(shù)難題。光纖通信系統(tǒng)憑借高帶寬以及低衰減等優(yōu)勢(shì)得到了迅速發(fā)展。在整個(gè)光纖通信系統(tǒng)中,光接收機(jī)占據(jù)著重要的地位。而模擬前端放大器作為光接收機(jī)前端電路,它的性能對(duì)光接收機(jī)系統(tǒng)的性能起著至關(guān)重要的作用,因此對(duì)光接收機(jī)模擬前端放大器研究和設(shè)計(jì)將是重中之重。由于數(shù)據(jù)傳輸速率日益提高,信道中存在的高頻信號(hào)衰減、反射、串?dāng)_以及噪聲等非理想特性產(chǎn)生的碼間干擾已然成為影響數(shù)據(jù)傳輸速率進(jìn)一步提高的關(guān)鍵性因素。與其研發(fā)先進(jìn)背板材料或改進(jìn)封裝技術(shù),采用成本更低的連接技術(shù)來(lái)增強(qiáng)I/O電路的均衡能力,達(dá)到信號(hào)補(bǔ)償?shù)哪康母哂懈?jìng)爭(zhēng)力。另外,針對(duì)信道特性未知或著具有時(shí)變性問(wèn)題,自適應(yīng)均衡技術(shù)也得到了多方面應(yīng)用。由于連續(xù)時(shí)間線性均衡器電路復(fù)雜度和占用的面積都較小,因而在高速鏈路設(shè)計(jì)中具有很大優(yōu)勢(shì),故本文將利用該均衡電路來(lái)完成光接收機(jī)系統(tǒng)的信號(hào)補(bǔ)償,而作為光接收機(jī)的重要組成部分,主放大電路決定整個(gè)光接收機(jī)系統(tǒng)的性能。其中限幅放大電路,結(jié)構(gòu)簡(jiǎn)單、功耗低、占用芯片面積小以及外接器件少等各方面優(yōu)勢(shì),因此我們將利用限幅放大電路結(jié)構(gòu)設(shè)計(jì)并完成光接收機(jī)主放大電路... 

【文章來(lái)源】：華僑大學(xué)福建省

【文章頁(yè)數(shù)】：77 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
第1章 緒論
    1.1 研究背景和意義
    1.2 光接收機(jī)簡(jiǎn)介
    1.3 光接收機(jī)國(guó)內(nèi)外研究現(xiàn)狀
    1.4 論文主要內(nèi)容和組織結(jié)構(gòu)
第2章 高速串行數(shù)據(jù)通信
    2.1 信道的非理性特性
        2.1.1 趨膚效應(yīng)（Skin Effect）
        2.1.2 介質(zhì)損耗（Dielectric Loss）
        2.1.3 反射（Reflection）
        2.1.4 串?dāng)_（Crosstalk）
        2.1.5 噪聲（Noise）
    2.2 隨機(jī)二進(jìn)制序列的頻譜特性
    2.3 信道高頻損耗影響
        2.3.1 碼間干擾
        2.3.2 抖動(dòng)與眼圖
    2.4 本章小結(jié)
第3章 均衡器分析與設(shè)計(jì)
    3.1 前向反饋均衡（Feed Forward Equation,FFE）
        3.1.1 迫零算法（Zero Forcing,ZF）
        3.1.2 最小均方算法（Least Mean Square,LMS）
        3.1.3 算法仿真
    3.2 連續(xù)時(shí)間線性均衡器（Continuous Time Linear Equalizer,CTLE）
        3.2.1 無(wú)源CTLE均衡器
        3.2.2 有源CTLE均衡器
        3.2.3 電路仿真
    3.3 判決反饋均衡器（Decision Feedback Equalization,DFE）
    3.4 本章小結(jié)
第4章 主放大器分析與設(shè)計(jì)
    4.1 主放大器分類
        4.1.1 自動(dòng)增益控制放大器（AGC）
        4.1.2 限幅放大器（LA）
        4.1.3 比較總結(jié)
    4.2 限幅放大器設(shè)計(jì)與仿真
        4.2.1 放大器級(jí)聯(lián)分析
        4.2.2 電感峰化技術(shù)
        4.2.3 直流失調(diào)抵消電路（DC offset cancellation,DCOC）
        4.2.4 限幅放大器電路整體仿真
    4.3 本章小結(jié)
第5章 電路版圖設(shè)計(jì)及后仿真
    5.1 版圖設(shè)計(jì)要點(diǎn)
        5.1.1 天線效應(yīng)
        5.1.2 閂鎖效應(yīng)
        5.1.3 金屬走線承載電流能力
        5.1.4 寄生參數(shù)
        5.1.5 其它高速電路的版圖設(shè)計(jì)要點(diǎn)
    5.2 版圖后仿真
    5.3 本章小結(jié)
第6章 總結(jié)與展望
參考文獻(xiàn)
致謝


【參考文獻(xiàn)】：
期刊論文
[1]基于0.13μm CMOS工藝的6.25Gb/s高速串行數(shù)據(jù)接收器的設(shè)計(jì)[J]. 李路,王子男,蓋偉新.  北京大學(xué)學(xué)報(bào)(自然科學(xué)版). 2014(04)



本文編號(hào)：3026197