發(fā)布時(shí)間：2020-02-23 11:17

【摘要】：HEVC是面向高清和超高清視頻應(yīng)用的新一代視頻編碼標(biāo)準(zhǔn),但其極高的運(yùn)算復(fù)雜度是應(yīng)用中面臨的重要障礙,采用多核處理器是解決問題的有效途徑。本文以TILERA公司推出的Tilera GX36多核處理器為硬件平臺(tái),對HEVC視頻的并行解碼技術(shù)進(jìn)行了深入的研究,通過對解碼器中關(guān)鍵模塊并行化處理,實(shí)現(xiàn)基于Tilera多核處理器的HEVC多層次并行解碼,從而達(dá)到對未使用任何并行方式編碼形成的高清、超高清視頻碼流的實(shí)時(shí)解碼目標(biāo)。論文的主要工作和創(chuàng)新如下:1.研究并實(shí)現(xiàn)了解碼過程中熵解碼模塊(ED),CTU行像素解碼模塊(CTU),去方塊濾波模塊(DF)等三個(gè)模塊的并行處理方法�；趲愋鸵蕾囆苑治龊虲U塊數(shù)據(jù)的關(guān)聯(lián)性分析,分別實(shí)現(xiàn)了熵解碼幀級(jí)并行算法,CTU行像素并行解碼算法和去方塊行級(jí)并行濾波算法,在保證重建圖像質(zhì)量的同時(shí),提高了解碼并行加速比。2.研究并實(shí)現(xiàn)了基于Tilera多核處理器HEVC多層次并行解碼算法。對HEVC解碼器的熵解碼模塊(ED)、CTU行像素并行解碼模塊(CTU)、去方塊濾波模塊(DF)等加以有機(jī)結(jié)合,并通過流水線并行設(shè)計(jì),提高多核利用率,降低各個(gè)模塊之間的延時(shí),實(shí)現(xiàn)了CTU級(jí)與幀級(jí)處理并存的多層次并行架構(gòu)的HEVC解碼算法。建立了CTU行并行加速分析的數(shù)學(xué)模型,解釋了多核并行加速可能出現(xiàn)的瓶頸現(xiàn)象。3.實(shí)現(xiàn)了基于Tilera多核處理器的平臺(tái)級(jí)優(yōu)化方法。通過Tilera GX36多核處理器平臺(tái)提供的多媒體應(yīng)用的優(yōu)化方法,實(shí)現(xiàn)了編譯器優(yōu)化、存儲(chǔ)器優(yōu)化、指令集優(yōu)化、FeedBack優(yōu)化等,進(jìn)一步提高了HEVC并行算法的處理性能。論文通過對不同的高清視頻測試序列對上述方法進(jìn)行了實(shí)驗(yàn)和分析,驗(yàn)證了所提出的各并行解碼方法的有效性。實(shí)驗(yàn)結(jié)果表明,所提出的幀級(jí)熵解碼并行算法的加速比達(dá)到了1.6,CTU行像素并行解碼的加速比達(dá)到了9.5,去方塊并行濾波并行算法的加速比達(dá)到了2.0,提出的多層次并行解碼算法對高清和超高清普通視頻碼流的解碼最大并行加速比達(dá)到了15.9,比WPP并行方式高出37%左右,幀率達(dá)到了30幀/s以上,實(shí)現(xiàn)了實(shí)時(shí)解碼目標(biāo)。論文最后對做的工作進(jìn)行了總結(jié),并展望了未來的進(jìn)一步研究方向
【圖文】：

次碼率可以降低 50%，獲得性能提升的代價(jià)就是編碼復(fù)雜度的大大提高。H從 H.261 以來的基于塊的混合編碼框架，幀內(nèi)編碼采用幀內(nèi)預(yù)測去除空間域冗間編碼采用運(yùn)動(dòng)補(bǔ)償去除時(shí)間域冗余信息，熵編碼采用二進(jìn)制算術(shù)編碼減少符如圖 2.1 所示 HEVC 編碼框圖[5]。在整體的模塊組成上，HEVC 十分接近 H.264/ 對每個(gè)模塊都進(jìn)行了深入地改進(jìn)以及一些創(chuàng)新元素的設(shè)計(jì)，盡管單個(gè)編碼模塊來十分明顯的編碼增益，但多個(gè)編碼模塊的增益累加起來，使得 HEVC 在保證條件下，只需要比 H.264/AVC 一半的壓縮碼率大小。HEVC 的基本模塊包括幀預(yù)測，運(yùn)動(dòng)估計(jì)/運(yùn)動(dòng)補(bǔ)償、變換和反變換、量化和反量化、環(huán)路濾波、熵編碼準(zhǔn)本身的設(shè)計(jì)初衷就是針對高清超高清領(lǐng)域的更高分辨率視頻編碼，各個(gè)模塊進(jìn)，大幅度增加了 HEVC 的編碼復(fù)雜度，所以在 HEVC 標(biāo)準(zhǔn)中提供了大量可并]。本章節(jié)將會(huì)對編解碼的關(guān)鍵模塊和關(guān)鍵技術(shù)進(jìn)行簡略介紹，重點(diǎn)將對 HEVC進(jìn)行詳細(xì)的介紹。在最后一部分，將對 HEVC 解碼器流程和關(guān)鍵模塊進(jìn)行詳細(xì) 并行解碼器設(shè)計(jì)做足理論分析。

研究生學(xué)位論文 第二章 HEVC編碼標(biāo)準(zhǔn)碼基本模塊簡介構(gòu)64 編碼標(biāo)準(zhǔn)中靈活地采用了 16x16 的宏塊并結(jié)合 4x4 和 8x8 的子編碼塊分割深度和大小被固定的宏塊等因素的限制，仍然無法滿需求。而 HEVC 不僅采取了比 16x16 更大的像素塊來進(jìn)行編碼，活且性能高效的編碼塊分割方法[12]。大塊像素區(qū)域（大于 16x1征越接近，就可以用統(tǒng)一的預(yù)測信息進(jìn)行編碼，這比 H.264 分成進(jìn)行編碼要更加高效，，為高清超高清視頻分辨率領(lǐng)域內(nèi)的高效率
【學(xué)位授予單位】：南京郵電大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN919.81

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 張洋;;虞志益:引領(lǐng)多核處理器創(chuàng)新之路[J];中國發(fā)明與專利;2013年01期

2 羽路;;多核處理器悄然崛起[J];集成電路應(yīng)用;2005年05期

3 ;多核處理器強(qiáng)調(diào)多任務(wù)并行處理[J];每周電腦報(bào);2006年35期

4 馮磊;;多核處理器的數(shù)量裸奔[J];信息系統(tǒng)工程;2006年11期

5 張浩;蘭峰;;多核處理器基本原理及其在汽車領(lǐng)域中應(yīng)用的展望[J];汽車科技;2007年03期

6 何軍;王飆;;多核處理器的結(jié)構(gòu)設(shè)計(jì)研究[J];計(jì)算機(jī)工程;2007年16期

7 肖紅;;基于多核處理器系統(tǒng)開發(fā)中的幾個(gè)問題[J];廣東廣播電視大學(xué)學(xué)報(bào);2007年04期

8 張健浪;;三大于二,多核CPU之田忌賽馬[J];新電腦;2008年06期

9 都思丹;;前言:嵌入式多核處理器系統(tǒng)及視頻信號(hào)處理技術(shù)研究進(jìn)展[J];南京大學(xué)學(xué)報(bào)(自然科學(xué)版);2009年01期

10 黃國睿;張平;魏廣博;;多核處理器的關(guān)鍵技術(shù)及其發(fā)展趨勢[J];計(jì)算機(jī)工程與設(shè)計(jì);2009年10期

相關(guān)會(huì)議論文 前10條

1 郭建軍;戴葵;王志英;;一種多核處理器存儲(chǔ)層次性能評(píng)估模型[A];第八屆全國信息隱藏與多媒體安全學(xué)術(shù)大會(huì)湖南省計(jì)算機(jī)學(xué)會(huì)第十一屆學(xué)術(shù)年會(huì)論文集[C];2009年

2 彭林;張小強(qiáng);劉德峰;謝倫國;田祖?zhèn)?;一種挖掘多核處理器存儲(chǔ)級(jí)并行的算法[A];第15屆全國信息存儲(chǔ)技術(shù)學(xué)術(shù)會(huì)議論文集[C];2008年

3 劉杰;馬彥;葉維;高劍剛;;多核處理器存儲(chǔ)體系分析[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

4 潘送軍;胡瑜;李曉維;;多核處理器瞬態(tài)故障敏感性分析[A];第五屆中國測試學(xué)術(shù)會(huì)議論文集[C];2008年

5 萬志濤;章恒;張若淵;;基于多核處理器的深度包檢測的實(shí)現(xiàn)和性能評(píng)估[A];中國通信學(xué)會(huì)信息通信網(wǎng)絡(luò)技術(shù)委員會(huì)2009年年會(huì)論文集（上冊）[C];2009年

6 方娟;張紅波;;多核處理器預(yù)取策略的研究[A];2010年全國開放式分布與并行計(jì)算機(jī)學(xué)術(shù)會(huì)議論文集[C];2010年

7 何軍;王飆;;通用多核處理器發(fā)展現(xiàn)狀和趨勢研究[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

8 桂亞東;;高效能計(jì)算機(jī)技術(shù)展望[A];慶祝中國力學(xué)學(xué)會(huì)成立50周年暨中國力學(xué)學(xué)會(huì)學(xué)術(shù)大會(huì)’2007論文摘要集（下）[C];2007年

9 萬志濤;;基于多核處理器的面向時(shí)延敏感服務(wù)的云基礎(chǔ)架構(gòu)[A];中國通信學(xué)會(huì)信息通信網(wǎng)絡(luò)技術(shù)委員會(huì)2011年年會(huì)論文集（上冊）[C];2011年

10 陳遠(yuǎn)知;;多核處理器的里程碑——TILE64[A];全國第三屆信號(hào)和智能信息處理與應(yīng)用學(xué)術(shù)交流會(huì)專刊[C];2009年

相關(guān)重要報(bào)紙文章 前10條

1 記者 曹繼軍 顏維琦;我國多核處理器研究實(shí)現(xiàn)新突破[N];光明日報(bào);2012年

2 慶廣;多核處理器助力無線多媒體業(yè)務(wù)拓展[N];中國電子報(bào);2009年

3 北京大學(xué)計(jì)算語言所副所長 詹衛(wèi)東;多核服務(wù)器：計(jì)算優(yōu)勢更上層樓[N];計(jì)算機(jī)世界;2005年

4 北京大學(xué)計(jì)算語言所副所長 詹衛(wèi)東;雙/多核服務(wù)器 計(jì)算優(yōu)勢更上層樓[N];網(wǎng)絡(luò)世界;2005年

5 江南計(jì)算技術(shù)研究所 何正未;軟件滯后制約多核應(yīng)用[N];計(jì)算機(jī)世界;2006年

6 李梅　編譯;多核處理器新年井噴[N];計(jì)算機(jī)世界;2007年

7 英特爾產(chǎn)品與平臺(tái)市場部門數(shù)字家庭市場經(jīng)理 莊淳杰;多核將大行其道[N];計(jì)算機(jī)世界;2007年

8 本報(bào)記者 陳斌;多核處理器的未來路徑[N];計(jì)算機(jī)世界;2008年

9 王悅承;Oracle改變多核定價(jià)模式[N];中國計(jì)算機(jī)報(bào);2006年

10 ;多核：技術(shù)無懸念應(yīng)用待拓展[N];計(jì)算機(jī)世界;2008年

相關(guān)博士學(xué)位論文 前10條

1 柴松;片上多核處理器的調(diào)度算法研究[D];電子科技大學(xué);2014年

2 付桂濤;面向多核處理器的令牌一致性協(xié)議優(yōu)化技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2014年

3 王淼;面向多核處理器的并行編譯及優(yōu)化關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2010年

4 魏海濤;面向多核處理器的數(shù)據(jù)流程序編譯關(guān)鍵技術(shù)研究[D];華中科技大學(xué);2010年

5 呂海;多核處理器芯片計(jì)算平臺(tái)中并行程序性能優(yōu)化的研究[D];北京工業(yè)大學(xué);2012年

6 李建華;片上多核處理器緩存子系統(tǒng)優(yōu)化的研究[D];中國科學(xué)技術(shù)大學(xué);2013年

7 杜建軍;共享高速緩存多核處理器的關(guān)鍵技術(shù)研究[D];重慶大學(xué);2011年

8 陳銳忠;非對稱多核處理器的若干調(diào)度問題研究[D];華南理工大學(xué);2013年

9 鄧林;單芯片多核處理器存儲(chǔ)優(yōu)化技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2011年

10 呂正;多核處理器存儲(chǔ)系統(tǒng)的驗(yàn)證方法研究[D];西北大學(xué);2013年

相關(guān)碩士學(xué)位論文 前10條

1 秦培斌;基于多核路由器的加密卡驅(qū)動(dòng)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D];西南交通大學(xué);2015年

2 張請;多核處理器關(guān)鍵技術(shù)研究[D];復(fù)旦大學(xué);2014年

3 陳帥軍;基于國產(chǎn)多核處理器核級(jí)冗余靜態(tài)綁定和動(dòng)態(tài)綁定機(jī)制的研究[D];哈爾濱工業(yè)大學(xué);2015年

4 羅成;基于多核處理器的高速數(shù)碼印花機(jī)數(shù)據(jù)傳輸處理系統(tǒng)硬件設(shè)計(jì)[D];浙江大學(xué);2015年

5 宦維祥;基于眾核的多租戶網(wǎng)絡(luò)出訪問控制的研究[D];復(fù)旦大學(xué);2013年

6 楊杭軍;基于多核處理器的視頻編解碼并行算法研究[D];南京大學(xué);2013年

7 吳熙;JPEG壓縮編碼在嵌入式多核處理器上的優(yōu)化技術(shù)研究[D];武漢紡織大學(xué);2015年

8 王宗炎;基于OVP的多核處理器系統(tǒng)級(jí)建模與評(píng)估[D];復(fù)旦大學(xué);2014年

9 范少華;多核處理器映射關(guān)鍵技術(shù)研究[D];復(fù)旦大學(xué);2014年

10 裘凱;多核處理器映射關(guān)鍵技術(shù)研究[D];復(fù)旦大學(xué);2014年

本文編號(hào)：2582166