發(fā)布時間：2018-06-06 18:33

  本文選題：語音合成 + 現(xiàn)場可編程門陣列(FPGA)��； 參考：《儀表技術(shù)與傳感器》2017年03期

【摘要】：為了在嵌入式系統(tǒng)中實現(xiàn)參數(shù)化語音合成,提出一種在FPGA(field programmable gate array)中通過SOPC(system on programmable chip)系統(tǒng)提取Mel倒譜系數(shù)的方法。用SOPC Builder搭建硬件平臺,然后在嵌入式NiosⅡ處理器中對語音信號做短時傅里葉變換、對數(shù)幅度運算、逆傅里葉變換,最后通過牛頓迭代法實現(xiàn)Mel倒譜系數(shù)的求解。將NiosⅡ處理器得到的Mel倒譜系數(shù)通過JTAG接口回傳到計算機上,并與MATLAB仿真結(jié)果進行比較,結(jié)果表明NiosⅡ處理器提取的Mel倒譜系數(shù)與MATLAB提取的系數(shù)結(jié)果相同。
[Abstract]:In order to realize parameterized speech synthesis in embedded system, a method of extracting Mel cepstrum coefficients in FPGA field programmable gate array) by on programmable chip) system is proposed. The hardware platform is built with SOPC Builder, and the short time Fourier transform, logarithmic amplitude operation, inverse Fourier transform are performed in the embedded Nios 鈪，

本文編號：1987714