發(fā)布時(shí)間：2018-04-09 06:40

  本文選題：數(shù)字化　切入點(diǎn)：FPGA　出處：《長(zhǎng)春理工大學(xué)》2017年碩士論文

【摘要】：隨著雷達(dá)技術(shù)和電子技術(shù)的發(fā)展,數(shù)字化技術(shù)在雷達(dá)中得到全面應(yīng)用。數(shù)字化技術(shù)使雷達(dá)實(shí)現(xiàn)了功能化多樣化,同時(shí)使雷達(dá)具有了更為優(yōu)異的電氣性能,系統(tǒng)靈敏度、動(dòng)態(tài)范圍以及信噪比等重要性能指標(biāo)得到大幅度提升,雷達(dá)信號(hào)質(zhì)量和探測(cè)性能明顯提高,系統(tǒng)抗干擾能力和可靠性更加強(qiáng)大。雷達(dá)目標(biāo)模擬器是減少雷達(dá)開(kāi)發(fā)周期和開(kāi)發(fā)費(fèi)用的重要手段和方法,因此對(duì)雷達(dá)目標(biāo)模擬器的數(shù)字化技術(shù)研究有著較好的發(fā)展前景以及深遠(yuǎn)的意義。雷達(dá)目標(biāo)模擬器包含的工作模式有:注入式和轉(zhuǎn)發(fā)式。本文主要的研究?jī)?nèi)容是基于轉(zhuǎn)發(fā)工作模式下的雷達(dá)目標(biāo)模擬器的數(shù)字化關(guān)鍵技術(shù)研究。一、對(duì)基于直接數(shù)字頻率合成器(DDS)芯片AD9914和在線可編程門陣列(FPGA)的頻率綜合器的研究設(shè)計(jì),主要是提高系統(tǒng)的頻率穩(wěn)定度,降低系統(tǒng)雜散以及相位噪聲。結(jié)合設(shè)計(jì)和測(cè)試,得到輸出頻率為8GHz~9GHz,功率大于10d Bm的頻率綜合器。二、通過(guò)對(duì)數(shù)字射頻存儲(chǔ)(DRFM)技術(shù)進(jìn)行研究,完成多路采樣DRFM系統(tǒng)的設(shè)計(jì),并且對(duì)系統(tǒng)重要單元(ADC采樣陣列以及FPGA控制模塊)的實(shí)現(xiàn)方案做出詳細(xì)的介紹。根據(jù)整機(jī)測(cè)試和結(jié)果的分析,確定所設(shè)計(jì)的系統(tǒng)可以對(duì)高達(dá)1.6GHz的中頻信號(hào)進(jìn)行處理和存儲(chǔ),且可以實(shí)現(xiàn)對(duì)輸入的信號(hào)保真處理。
[Abstract]:With the development of radar technology and electronic technology, digital technology has been fully applied in the radar. The radar digital technology can realize the function of diversification, while the radar has more excellent electrical properties, the system sensitivity, dynamic range and signal-to-noise ratio and other important performance can be greatly improved, and the detection performance of radar signal quality improved anti-interference capability and reliability of the system is more powerful. The radar target simulator is an important means of reducing and the method of radar development cycle and development costs, so the research of digital technology on the radar target simulator has good prospects for development and far-reaching significance. The working mode of the radar target simulator includes: injection and forwarding. The main content of this paper is to study the key technology of digital radar simulator based on the forwarding mode. One of Based on direct digital synthesizer (DDS) chip AD9914 and online programmable gate array (FPGA) on the design of the frequency synthesizer, mainly to improve the frequency stability of the system, reduce the stray and phase noise. Combined with the design and testing, get the output frequency is 8GHz ~9GHz frequency synthesizer, power is greater than 10d Bm two. And through the storage of digital RF (DRFM) research technology, completed the design of multi-channel DRFM system, and the importance of the unit system (ADC sampling array and FPGA control module) implementation scheme is introduced in detail. According to the analysis of the test results and the determination of the system can be processed and stored on the intermediate frequency signal up to 1.6GHz, and can realize the processing of the input signal fidelity.

【學(xué)位授予單位】：長(zhǎng)春理工大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2017
【分類號(hào)】：TN957

【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 顧振杰;劉宇;;注入式雷達(dá)測(cè)試系統(tǒng)構(gòu)建方法研究[J];現(xiàn)代防御技術(shù);2016年05期

2 吳宇;顧村鋒;趙學(xué)州;;低成本多通道注入式雷達(dá)信號(hào)模擬源設(shè)計(jì)方法[J];艦船電子工程;2016年02期

3 張鵬;;基于通用儀器的DRFM雷達(dá)目標(biāo)模擬器實(shí)現(xiàn)[J];現(xiàn)代雷達(dá);2015年08期

4 廖小健;;鎖相環(huán)頻率合成器相位噪聲改善方法研究[J];艦船電子工程;2014年03期

5 周明;胡士強(qiáng);張軍;;基于GPU的機(jī)載氣象雷達(dá)仿真系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J];電氣自動(dòng)化;2013年04期

6 秦華;周沫;察豪;沈括;;基于GPU加速的雷達(dá)信號(hào)處理并行技術(shù)[J];艦船科學(xué)技術(shù);2013年07期

7 李耀國(guó);;雷達(dá)回波模擬器的關(guān)鍵技術(shù)及發(fā)展趨勢(shì)[J];飛航導(dǎo)彈;2013年06期

8 高建棟;韓壯志;何強(qiáng);郭寶鋒;;雷達(dá)回波模擬器的研究與發(fā)展[J];飛航導(dǎo)彈;2013年01期

9 何健標(biāo);向潞璐;;一種設(shè)計(jì)最佳內(nèi)插濾波器的方法[J];計(jì)算機(jī)與數(shù)字工程;2012年12期

10 孟慶虎;陶青長(zhǎng);梁志恒;朱寧;;一種基于FPGA的通用雷達(dá)回波實(shí)時(shí)模擬器[J];電子技術(shù)應(yīng)用;2012年03期

相關(guān)博士學(xué)位論文 前1條

1 陳楠;低功耗頻率合成器的關(guān)鍵技術(shù)研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2013年

相關(guān)碩士學(xué)位論文 前9條

1 王碩;基于FPGA的雷達(dá)目標(biāo)模擬器設(shè)計(jì)與實(shí)現(xiàn)[D];燕山大學(xué);2015年

2 鄭悅;機(jī)載雷達(dá)雜波模擬器的設(shè)計(jì)與實(shí)現(xiàn)[D];電子科技大學(xué);2014年

3 謝星星;數(shù)字陣列雷達(dá)回波信號(hào)模擬器的設(shè)計(jì)與實(shí)現(xiàn)[D];南京理工大學(xué);2014年

4 張志俊;注入式雷達(dá)目標(biāo)模擬器控制軟件設(shè)計(jì)與實(shí)現(xiàn)[D];大連理工大學(xué);2013年

5 趙惠霞;C波段低雜散低相噪捷變頻率源研究[D];電子科技大學(xué);2013年

6 吳永剛;基于DRFM的有源雷達(dá)干擾技術(shù)研究[D];吉林大學(xué);2013年

7 劉明均;基于DRFM的數(shù)字化干擾系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D];西安電子科技大學(xué);2013年

8 謝艷麗;近程高速目標(biāo)探測(cè)雷達(dá)目標(biāo)模擬器的設(shè)計(jì)與實(shí)現(xiàn)[D];南京理工大學(xué);2010年

9 李占國(guó);8～18GHz寬帶微波頻率源模塊研究[D];電子科技大學(xué);2010年

，

本文編號(hào)：1725318