發(fā)布時間：2018-03-30 18:48

  本文選題：現場可編程門陣列　切入點：第二代雙倍數據率　出處：《河南科技大學學報(自然科學版)》2017年05期

【摘要】：為了解決目前嵌入式液晶顯示技術中存在的顯示驅動支持分辨率低、數據更新慢及控制靈活性差等問題,設計了一種基于現場可編程門陣列(FPGA)的LVDS接口的液晶顯示驅動。對數據緩存技術中數據讀寫控制等關鍵問題進行了分析,研究了對液晶顯示驅動時序和低電壓差分信號(LVDS)傳輸時序�；贔PGA構建緩存控制模塊和顯示控制模塊,實現數據快速更新及LVDS接口液晶顯示屏的顯示。通過QuartusⅡ軟件,對緩存控制模塊控制時序進行了采樣分析驗證。驗證結果表明:第二代雙倍數據率同步動態(tài)隨機存取存儲器(DDR2 SDRAM)在166 MHz下工作,LVDS接口液晶顯示屏分辨率為1 024 pixel×768 pixel,位寬為16 bit時,數據更新率達82 MHz,且控制靈活,能夠滿足目前對液晶顯示驅動的需求。
[Abstract]:In order to solve the problems existing in embedded liquid crystal display technology, such as low resolution of display driver support, slow data updating and poor control flexibility, etc. A liquid crystal display driver based on FPGA (Field Programmable Gate Array) LVDS interface is designed. The key problems such as data reading and writing control in data buffer technology are analyzed. This paper studies the timing of liquid crystal display drive and low voltage differential signal transfer. The buffer control module and display control module are constructed based on FPGA to realize the fast data updating and the display of LVDS interface liquid crystal display screen. Through Quartus 鈪，

本文編號：1687183