發(fā)布時(shí)間：2017-10-19 23:42

  本文關(guān)鍵詞：通信綜測(cè)儀中頻處理模塊硬件設(shè)計(jì)

  更多相關(guān)文章： 通信綜測(cè) 軟件無(wú)線電 熒光顯示 高速傳輸

【摘要】：通信綜測(cè)儀是以軟件無(wú)線電技術(shù)為基礎(chǔ)進(jìn)行設(shè)計(jì),可應(yīng)用于無(wú)線通信設(shè)備的研發(fā)、整機(jī)組裝以及生產(chǎn)維護(hù)的全過(guò)程,對(duì)設(shè)備的信號(hào)收發(fā)、頻率、功率、調(diào)制等性能進(jìn)行測(cè)試的一種專用儀器。隨著通信技術(shù)的不斷發(fā)展,特別是4G、5G時(shí)代的到來(lái),通信綜測(cè)儀的應(yīng)用也越來(lái)越廣泛。本文以典型的軟件無(wú)線電平臺(tái)“ADC+FPGA+DSP”為儀器的硬件結(jié)構(gòu),設(shè)計(jì)了一種高精度、高帶寬的通信綜測(cè)儀硬件平臺(tái),并在此基礎(chǔ)上實(shí)現(xiàn)了高速信號(hào)采集、數(shù)字熒光顯示及高速數(shù)據(jù)傳輸?shù)戎匾δ�。本文研究的主要�?nèi)容包括:1.數(shù)字中頻處理模塊硬件平臺(tái)設(shè)計(jì)。本文詳細(xì)介紹了儀器中頻處理模塊硬件平臺(tái)設(shè)計(jì)過(guò)程中的關(guān)鍵電路,包括采集模塊、中頻模塊、存儲(chǔ)模塊、數(shù)據(jù)傳輸模塊等等。2.采集模塊和存儲(chǔ)模塊設(shè)計(jì)。主要實(shí)現(xiàn)對(duì)采集模塊輸出的DDR傳輸數(shù)據(jù)的接收,包括了帶通采樣、采樣時(shí)鐘和接收邏輯的設(shè)計(jì);另外,還包括了存儲(chǔ)模塊時(shí)鐘設(shè)計(jì),是實(shí)現(xiàn)DDR3存儲(chǔ)的保障;3.實(shí)時(shí)頻譜分析。為了滿足綜測(cè)儀對(duì)頻譜分析實(shí)時(shí)性的要求,本文引入了熒光顯示技術(shù),并對(duì)其進(jìn)行了詳細(xì)介紹,包括基本原理、整體架構(gòu)、方案設(shè)計(jì)和邏輯實(shí)現(xiàn)。4.作為典型的軟件無(wú)線電平臺(tái)結(jié)構(gòu),需要數(shù)據(jù)傳輸接口與上位機(jī)通信,本文詳細(xì)介紹了高速數(shù)據(jù)傳輸接口邏輯的實(shí)現(xiàn)。本論文最終完成了硬件平臺(tái)的搭建,并在此基礎(chǔ)上完成了部分邏輯設(shè)計(jì),實(shí)現(xiàn)了300MHz中頻、160MHz分析帶寬的數(shù)據(jù)處理對(duì)硬件的要求,設(shè)計(jì)達(dá)到了預(yù)期的目標(biāo)。
【關(guān)鍵詞】：通信綜測(cè) 軟件無(wú)線電 熒光顯示 高速傳輸
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN98
【目錄】：

• 摘要5-6
• ABSTRACT6-9
• 第一章 緒論9-13
• 1.1 研究背景及意義9-10
• 1.2 國(guó)內(nèi)外研究現(xiàn)狀及發(fā)展趨勢(shì)10-12
• 1.3 論文主要研究?jī)?nèi)容及章節(jié)安排12-13
• 第二章 綜測(cè)儀中頻處理模塊整體設(shè)計(jì)13-19
• 2.1 通信綜測(cè)儀功能需求13-14
• 2.2 通信綜測(cè)儀頻譜分析特點(diǎn)14-16
• 2.2.1 掃頻式頻譜分析技術(shù)14-15
• 2.2.2 實(shí)時(shí)頻譜分析技術(shù)15-16
• 2.3 系統(tǒng)整體設(shè)計(jì)16-18
• 2.3.1 高速信號(hào)采集16-17
• 2.3.2 數(shù)據(jù)存儲(chǔ)方案17
• 2.3.3 熒光技術(shù)17-18
• 2.3.4 數(shù)據(jù)傳輸接口18
• 2.4 本章小結(jié)18-19
• 第三章 數(shù)字信號(hào)處理硬件平臺(tái)設(shè)計(jì)19-45
• 3.1 硬件平臺(tái)整體設(shè)計(jì)19-20
• 3.2 信號(hào)采集模塊設(shè)計(jì)20-27
• 3.2.1 信號(hào)采集電路設(shè)計(jì)20-25
• 3.2.2 采集數(shù)據(jù)接收邏輯設(shè)計(jì)25-27
• 3.3 數(shù)字信號(hào)處理平臺(tái)設(shè)計(jì)27-39
• 3.3.1 FPGA選型及管腳資源分配27-30
• 3.3.2 中頻數(shù)字信號(hào)處理硬件設(shè)計(jì)30-35
• 3.3.3 存儲(chǔ)模塊設(shè)計(jì)35-39
• 3.4 功耗分析及電源設(shè)計(jì)39-44
• 3.4.1 功耗分析39-41
• 3.4.2 電源設(shè)計(jì)41-44
• 3.5 本章小結(jié)44-45
• 第四章 熒光顯示處理與數(shù)據(jù)傳輸硬件設(shè)計(jì)45-67
• 4.1 熒光顯示設(shè)計(jì)45-53
• 4.1.1 數(shù)字熒光顯示基本原理45-47
• 4.1.2 數(shù)字熒光顯示模塊整體架構(gòu)47
• 4.1.3 熒光顯示方案設(shè)計(jì)47-48
• 4.1.4 熒光顯示邏輯實(shí)現(xiàn)48-52
• 4.1.5 RTL級(jí)仿真測(cè)試52-53
• 4.2 數(shù)據(jù)傳輸接口電路設(shè)計(jì)53-60
• 4.2.1 USB3.0 協(xié)議及控制芯片簡(jiǎn)介54-55
• 4.2.3 FX3外圍電路設(shè)計(jì)55-60
• 4.3 數(shù)據(jù)傳輸邏輯設(shè)計(jì)60-66
• 4.3.1 USB3.0 固件概述60-62
• 4.3.2 數(shù)據(jù)跨時(shí)鐘域處理62-64
• 4.3.3 同步從FIFO控制邏輯實(shí)現(xiàn)64-66
• 4.4 本章小結(jié)66-67
• 第五章 測(cè)試與結(jié)果67-78
• 5.1 硬件平臺(tái)調(diào)試67-69
• 5.1.1 電源測(cè)試67-68
• 5.1.2 調(diào)試過(guò)程中遇到的問(wèn)題及解決68-69
• 5.2 中頻數(shù)據(jù)處理硬件測(cè)試69-77
• 5.2.1 高精度采集數(shù)據(jù)接收測(cè)試69-73
• 5.2.2 數(shù)據(jù)傳輸測(cè)試73-75
• 5.2.3 熒光顯示測(cè)試75-77
• 5.3 本章小結(jié)77-78
• 第六章 總結(jié)與展望78-79
• 致謝79-80
• 參考文獻(xiàn)80-82
• 附錄82-85

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前1條

1 李剛;程立君;林凌;;高精度數(shù)據(jù)采集中抗混疊濾波器的設(shè)計(jì)[J];國(guó)外電子元器件;2007年08期

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前1條

1 張慶;羅德與施瓦茨公司無(wú)線通訊測(cè)試儀器市場(chǎng)營(yíng)銷策略研究[D];華中科技大學(xué);2010年

，

本文編號(hào)：1064047