本文以水下噪聲定位為運用研究背景,以被動式水聲跟蹤測量系統(tǒng)項目為應(yīng)用支撐,采用基于FPGA技術(shù)、PCI-Express總線技術(shù)和USB3.0總線技術(shù)的總體架構(gòu),設(shè)計了一種基于FPGA和PCI-E總線接口的被動式噪聲定位處理機。結(jié)合技術(shù)背景分析了研制數(shù)字化、集成化、通用化的被動式噪聲定位處理機現(xiàn)實運用需求。研究了項目涉及到的被動噪聲定位原理,分析了噪聲定位、定向與時延估計之間的關(guān)系。在研究了水聲信號數(shù)字化處理系統(tǒng)的基本結(jié)構(gòu)及其特點后,結(jié)合項目運用需求,提出了被動式噪聲定位處理機的指標(biāo)要求。根據(jù)指標(biāo)要求,采用軟硬件協(xié)同設(shè)計的方法,提出了系統(tǒng)的整體設(shè)計方案,該方案以FPGA為全系統(tǒng)軟硬件設(shè)計的核心,采用PCI-E總線和USB3.0總線的雙總線數(shù)據(jù)傳輸模式,實現(xiàn)水聲信號的多路同步采集、數(shù)據(jù)FIR濾波及上傳計算機的功能;同時,分析了所采用的各項技術(shù)的先進性和可行性。根據(jù)整體設(shè)計方案以及系統(tǒng)功能實現(xiàn)的途徑,提出了本設(shè)計的硬件方案和軟件方案。基于硬件設(shè)計方案,運用模塊化設(shè)計方法將系統(tǒng)硬件指標(biāo)分解到各功能模塊電路,設(shè)計的主要模塊包括ADC與DAC模塊、FPGA模塊、計算機總線接口模塊以及電源模塊;通過...

【文章頁數(shù)】：75 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 研究工作的背景概述
        1.1.1 被動聲吶的發(fā)展簡史和現(xiàn)狀
        1.1.2 可編程邏輯器件的發(fā)展現(xiàn)狀
        1.1.3 計算機總線技術(shù)發(fā)展概述
        1.1.4 水聲信號采集與處理系統(tǒng)的發(fā)展現(xiàn)狀
    1.2 研究工作的需求分析
    1.3 本論文的主要研究內(nèi)容
    1.4 本章小結(jié)
第二章 噪聲定位原理
    2.1 被動雙基陣噪聲定位原理
    2.2 被動噪聲側(cè)向原理
        2.2.1 波束形成原理
        2.2.2 相關(guān)函數(shù)時延估計原理
    2.3 本章小結(jié)
第三章 系統(tǒng)方案設(shè)計
    3.1 總體方案設(shè)計
    3.2 硬件方案設(shè)計
        3.2.1 ADC及DAC芯片的選型
        3.2.2 數(shù)據(jù)總線選擇
        3.2.3 FPGA芯片的選型
        3.2.4 USB3.0控制芯片的選型
        3.2.5 系統(tǒng)電源芯片選型
        3.2.6 硬件EDA開發(fā)工具選擇
    3.3 軟件方案設(shè)計
        3.3.1 FPGA軟件結(jié)構(gòu)設(shè)計
        3.3.2 軟件EDA工具及開發(fā)語言的選擇
    3.4 本章小結(jié)
第四章 系統(tǒng)詳細(xì)設(shè)計與實現(xiàn)
    4.1 硬件電路設(shè)計
        4.1.1 ADC/DAC電路模塊設(shè)計
        4.1.2 FPGA外圍電路設(shè)計
            4.1.2.1 FPGA配置電路設(shè)計
            4.1.2.2 FPGA的PCI-E接口電路設(shè)計
            4.1.2.3 FPGA的時鐘、復(fù)位及電源電路設(shè)計
        4.1.3 USB3.0接口電路設(shè)計
        4.1.4 系統(tǒng)電源設(shè)計
        4.1.5 系統(tǒng)PCB板設(shè)計
            4.1.5.1 PCB板的尺寸設(shè)計
            4.1.5.2 高速PCB布局、布線設(shè)計
    4.2 FPGA軟件設(shè)計
        4.2.1 ADC、DAC控制軟件設(shè)計
        4.2.2 FIR濾波器的FPGA軟件設(shè)計
        4.2.3 PCI-E接口軟件設(shè)計
        4.2.4 USB3.0接口軟件設(shè)計
    4.3 本章小結(jié)
第五章 系統(tǒng)調(diào)試
    5.1 調(diào)試前的準(zhǔn)備
    5.2 系統(tǒng)調(diào)試
        5.2.1 電源電路調(diào)試
        5.2.2 ADC模塊和DAC模塊調(diào)試
        5.2.3 FIR濾波器模塊調(diào)試
        5.2.4 PCI-E接口模塊調(diào)試
        5.2.5 USB3.0接口模塊調(diào)試
    5.3 噪聲定位處理機功能驗證
    5.4 本章小結(jié)
第六章 全文總結(jié)與展望
    6.1 全文總結(jié)
    6.2 本論文完成的主要工作
    6.3 后續(xù)工作展望
致謝
參考文獻
攻讀學(xué)位期間取得的成果



本文編號：3758611