本文以水下噪聲定位為運(yùn)用研究背景,以被動(dòng)式水聲跟蹤測(cè)量系統(tǒng)項(xiàng)目為應(yīng)用支撐,采用基于FPGA技術(shù)、PCI-Express總線技術(shù)和USB3.0總線技術(shù)的總體架構(gòu),設(shè)計(jì)了一種基于FPGA和PCI-E總線接口的被動(dòng)式噪聲定位處理機(jī)。結(jié)合技術(shù)背景分析了研制數(shù)字化、集成化、通用化的被動(dòng)式噪聲定位處理機(jī)現(xiàn)實(shí)運(yùn)用需求。研究了項(xiàng)目涉及到的被動(dòng)噪聲定位原理,分析了噪聲定位、定向與時(shí)延估計(jì)之間的關(guān)系。在研究了水聲信號(hào)數(shù)字化處理系統(tǒng)的基本結(jié)構(gòu)及其特點(diǎn)后,結(jié)合項(xiàng)目運(yùn)用需求,提出了被動(dòng)式噪聲定位處理機(jī)的指標(biāo)要求。根據(jù)指標(biāo)要求,采用軟硬件協(xié)同設(shè)計(jì)的方法,提出了系統(tǒng)的整體設(shè)計(jì)方案,該方案以FPGA為全系統(tǒng)軟硬件設(shè)計(jì)的核心,采用PCI-E總線和USB3.0總線的雙總線數(shù)據(jù)傳輸模式,實(shí)現(xiàn)水聲信號(hào)的多路同步采集、數(shù)據(jù)FIR濾波及上傳計(jì)算機(jī)的功能;同時(shí),分析了所采用的各項(xiàng)技術(shù)的先進(jìn)性和可行性。根據(jù)整體設(shè)計(jì)方案以及系統(tǒng)功能實(shí)現(xiàn)的途徑,提出了本設(shè)計(jì)的硬件方案和軟件方案�；谟布O(shè)計(jì)方案,運(yùn)用模塊化設(shè)計(jì)方法將系統(tǒng)硬件指標(biāo)分解到各功能模塊電路,設(shè)計(jì)的主要模塊包括ADC與DAC模塊、FPGA模塊、計(jì)算機(jī)總線接口模塊以及電源模塊;通過...

【文章頁數(shù)】：75 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 研究工作的背景概述
        1.1.1 被動(dòng)聲吶的發(fā)展簡史和現(xiàn)狀
        1.1.2 可編程邏輯器件的發(fā)展現(xiàn)狀
        1.1.3 計(jì)算機(jī)總線技術(shù)發(fā)展概述
        1.1.4 水聲信號(hào)采集與處理系統(tǒng)的發(fā)展現(xiàn)狀
    1.2 研究工作的需求分析
    1.3 本論文的主要研究內(nèi)容
    1.4 本章小結(jié)
第二章 噪聲定位原理
    2.1 被動(dòng)雙基陣噪聲定位原理
    2.2 被動(dòng)噪聲側(cè)向原理
        2.2.1 波束形成原理
        2.2.2 相關(guān)函數(shù)時(shí)延估計(jì)原理
    2.3 本章小結(jié)
第三章 系統(tǒng)方案設(shè)計(jì)
    3.1 總體方案設(shè)計(jì)
    3.2 硬件方案設(shè)計(jì)
        3.2.1 ADC及DAC芯片的選型
        3.2.2 數(shù)據(jù)總線選擇
        3.2.3 FPGA芯片的選型
        3.2.4 USB3.0控制芯片的選型
        3.2.5 系統(tǒng)電源芯片選型
        3.2.6 硬件EDA開發(fā)工具選擇
    3.3 軟件方案設(shè)計(jì)
        3.3.1 FPGA軟件結(jié)構(gòu)設(shè)計(jì)
        3.3.2 軟件EDA工具及開發(fā)語言的選擇
    3.4 本章小結(jié)
第四章 系統(tǒng)詳細(xì)設(shè)計(jì)與實(shí)現(xiàn)
    4.1 硬件電路設(shè)計(jì)
        4.1.1 ADC/DAC電路模塊設(shè)計(jì)
        4.1.2 FPGA外圍電路設(shè)計(jì)
            4.1.2.1 FPGA配置電路設(shè)計(jì)
            4.1.2.2 FPGA的PCI-E接口電路設(shè)計(jì)
            4.1.2.3 FPGA的時(shí)鐘、復(fù)位及電源電路設(shè)計(jì)
        4.1.3 USB3.0接口電路設(shè)計(jì)
        4.1.4 系統(tǒng)電源設(shè)計(jì)
        4.1.5 系統(tǒng)PCB板設(shè)計(jì)
            4.1.5.1 PCB板的尺寸設(shè)計(jì)
            4.1.5.2 高速PCB布局、布線設(shè)計(jì)
    4.2 FPGA軟件設(shè)計(jì)
        4.2.1 ADC、DAC控制軟件設(shè)計(jì)
        4.2.2 FIR濾波器的FPGA軟件設(shè)計(jì)
        4.2.3 PCI-E接口軟件設(shè)計(jì)
        4.2.4 USB3.0接口軟件設(shè)計(jì)
    4.3 本章小結(jié)
第五章 系統(tǒng)調(diào)試
    5.1 調(diào)試前的準(zhǔn)備
    5.2 系統(tǒng)調(diào)試
        5.2.1 電源電路調(diào)試
        5.2.2 ADC模塊和DAC模塊調(diào)試
        5.2.3 FIR濾波器模塊調(diào)試
        5.2.4 PCI-E接口模塊調(diào)試
        5.2.5 USB3.0接口模塊調(diào)試
    5.3 噪聲定位處理機(jī)功能驗(yàn)證
    5.4 本章小結(jié)
第六章 全文總結(jié)與展望
    6.1 全文總結(jié)
    6.2 本論文完成的主要工作
    6.3 后續(xù)工作展望
致謝
參考文獻(xiàn)
攻讀學(xué)位期間取得的成果



本文編號(hào)：3758611