【摘要】：大型強(qiáng)子對(duì)撞機(jī)(Large Hadron Collider,LHC)是世界上最大的,也是對(duì)撞能量最高的質(zhì)子加速器。其在粒子質(zhì)量起源、超對(duì)稱物理、暗物質(zhì)、高維物理等物理研究領(lǐng)域起到至關(guān)重要的作用。為了能使LHC發(fā)揮到最大作用,計(jì)劃在未來十年中通過多次升級(jí)將其亮度提高十倍。超環(huán)面儀器(A Toroidal LHC ApparatuS,ATLAS)實(shí)驗(yàn)是LHC上最重要的通用目的探測(cè)器裝置之一,可以對(duì)多種粒子進(jìn)行精確測(cè)量,為精確測(cè)量和發(fā)現(xiàn)新的物理現(xiàn)象等物理學(xué)前沿課題提供強(qiáng)有力的工具。為了應(yīng)對(duì)LHC升級(jí)后更高亮度的探測(cè)需求,ATLAS也需要進(jìn)行一系列升級(jí)。監(jiān)控漂移管室(Monitored Drift Tube chambers,MDT chambers)作為ATLAS中重要的子探測(cè)器系統(tǒng)可以提供精確的μ子動(dòng)量測(cè)量。由于當(dāng)LHC升級(jí)后現(xiàn)有的μ子探測(cè)系統(tǒng)的觸發(fā)系統(tǒng)已經(jīng)無法提供精度足夠高的觸發(fā)信號(hào),因此計(jì)劃在二期升級(jí)中將MDT chambers加入觸發(fā)系統(tǒng)中以提高整個(gè)ATLAS探測(cè)器的觸發(fā)精度及觸發(fā)效率。為此MDT的前端電子學(xué)中核心的時(shí)間數(shù)字轉(zhuǎn)換(Time-to-Digital Converter,TDC)專用集成電路(Application-specific integrated circuit,ASIC)需要進(jìn)行重新設(shè)計(jì)以應(yīng)對(duì)二期升級(jí)后MDT前端電子學(xué)的要求。重新設(shè)計(jì)后的TDC必須具有低讀出延遲、低功耗、同時(shí)兼容無硬件觸發(fā)和觸發(fā)讀出兩種模式、高靈活度讀出方式等特點(diǎn)。本論文針對(duì)MDT二期升級(jí)前端電子學(xué)的性能指標(biāo)及應(yīng)用需求,展開了多通道、低功耗、讀出方式靈活的TDC ASIC研究,實(shí)際設(shè)計(jì)了一款基于CMOS 130 nm工藝的TDC芯片,并成功流片。測(cè)試結(jié)果顯示此TDC成功達(dá)到本論文的研究目標(biāo)。本論文的內(nèi)容安排如下:第一章主要介紹了 ATLAS MDT探測(cè)器系統(tǒng)的現(xiàn)狀以及其在升級(jí)過程遇到的挑戰(zhàn)�，F(xiàn)有的ATLAS探測(cè)器系統(tǒng)已經(jīng)取得巨大成績,然而現(xiàn)有的ATLAS MDT探測(cè)器系統(tǒng)無法應(yīng)對(duì)LHC亮度升級(jí)后更高的數(shù)據(jù)率。為此需要對(duì)MDT探測(cè)系統(tǒng)的前端電子學(xué)進(jìn)行重新設(shè)計(jì),以獲取精度更高、效率更好的觸發(fā)和讀出前端系統(tǒng),其中的核心器件便是本文所研究的TDC ASIC。第二章主要介紹了目前主流的時(shí)間數(shù)字變換方法。時(shí)間是一個(gè)極為重要的物理量,在很多領(lǐng)域都有對(duì)其進(jìn)行精確測(cè)量的需求。針對(duì)不同的應(yīng)用需求,多種精確時(shí)間數(shù)字變換的方法被發(fā)展出來。本章中對(duì)多種變換方法進(jìn)行了調(diào)研,分析其變換的原理,優(yōu)缺點(diǎn)和適用的應(yīng)用場景,以及其在FPGA或者ASIC上實(shí)現(xiàn)的案例。第三章介紹了本論文所研究芯片的具體指標(biāo),根據(jù)此指標(biāo)和應(yīng)用場景,選擇了時(shí)鐘分相技術(shù)作為本論文所研究TDC芯片進(jìn)行細(xì)測(cè)量時(shí)間的技術(shù)路線,并確定了本論文所研究TDC芯片的整體架構(gòu)。論文工作中針對(duì)時(shí)間量化電路核心模塊時(shí)鐘狀態(tài)鎖存器進(jìn)行了研究,并提出了脈沖使能型的鎖存器結(jié)構(gòu),實(shí)現(xiàn)了鎖存器速度與功耗的優(yōu)化設(shè)計(jì)。同時(shí)設(shè)計(jì)和實(shí)現(xiàn)了整個(gè)芯片的時(shí)間量化通道。第四章介紹了本論文針對(duì)MDT前端電子學(xué)需求所設(shè)計(jì)的TDC芯片讀出邏輯。工作中對(duì)無硬件觸發(fā)讀出和觸發(fā)讀出兩種模式進(jìn)行了深入的研究。針對(duì)應(yīng)用的場景設(shè)計(jì)了低延遲的無觸發(fā)讀出模式,以及基于通道內(nèi)部CAM(Content Addressable Memory)的觸發(fā)讀出模式。本章還介紹了所研究的TDC芯片多種接口的設(shè)計(jì)和實(shí)現(xiàn),包括配置接口、控制接口和數(shù)據(jù)接口。第五章主要介紹了本論文所研究TDC總體的實(shí)現(xiàn)情況以及其測(cè)試結(jié)果�；贑MOS 130 nm工藝,成功實(shí)現(xiàn)了集成24個(gè)前后沿測(cè)量通道、低功耗、讀出方式靈活的TDC芯片。測(cè)試結(jié)果顯示其Bin Size平均值為781.25 ps,不一致性小于±40 ps;時(shí)間測(cè)量精度在全量程范圍內(nèi)都好于276ps RMS(最好可達(dá)64 ps RMS);功耗小于250 mW;在丟包率小于0.1%的條件下讀出延遲小于450 ns。上述性能滿足了MDT二期升級(jí)前端電子學(xué)的需求。另外通過多通道進(jìn)一步內(nèi)插,可以得到Bin Size為195 ps,不一致性小于±10ps,時(shí)間測(cè)量精度在全量程范圍內(nèi)都好于69 ps RMS(最好可達(dá)43 ps RMS)的更高精度的TDC。最后一章對(duì)論文工作進(jìn)行總結(jié),并展望了下一步工作。
【學(xué)位授予單位】：中國科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：博士
【學(xué)位授予年份】：2019
【分類號(hào)】：O572
【圖文】：

１．１．１大型強(qiáng)子對(duì)撞機(jī)簡介逡逑大型強(qiáng)子對(duì)揸機(jī)（Ｌａｒｇｅ邋Ｈａｄｒｏｎ邋Ｃｏｌｌｉｄｅｒ，邋ＬＨＣ）是目前世界上人類建成的最逡逑大的科學(xué)實(shí)驗(yàn)裝置［１］。如圖１．１所示ＬＨＣ是一個(gè)環(huán)形的質(zhì)子加速器，位于瑞士逡逑？法國邊界，主體建設(shè)在地下５０米到１７５米之間，隧道總長度達(dá)２７公里。在加逡逑速器隧道中主要放置了兩個(gè)相鄰真空的質(zhì)子管道，兩個(gè)管道中的質(zhì)子束團(tuán)在管道逡逑中按照相反的方向運(yùn)行，在對(duì)撞點(diǎn)進(jìn)行對(duì)撞。ＬＨＣ上總共有四個(gè)對(duì)撞點(diǎn)。這四個(gè)逡逑對(duì)撞點(diǎn)分別進(jìn)行著四個(gè)大型實(shí)驗(yàn)，分別為超環(huán)面儀器實(shí)驗(yàn)（Ａ邋Ｔｏｒｏｉｄａｌ邋ＬＨＣ逡逑Ａｐｐａｒａｔｕｓ，邋ＡＴＬＡＳ）［２］，緊湊）！子線圈實(shí)驗(yàn)（Ｃｏｍｐａｃｔ邋Ｍｕｏｎ邋Ｓｏｌｅｎｏｉｄ，邋ＣＭＳ）［３］，逡逑大型離子對(duì)撞實(shí)驗(yàn)（Ａ邋Ｌａｒｇｅ邋Ｉｏｎ邋Ｃｏｌｌｉｄｅｒ邋Ｅｘｐｅｒｉｍｅｎｔ，邋ＡＬＩＣＥ）［４］以及邋ＬＨＣ邋底夸逡逑克實(shí)驗(yàn)（ＬＨＣ－ｂ）［５］。此外還有其他一些較小的實(shí)驗(yàn)也在ＬＨＣ上進(jìn)行。逡逑

HL-LHC升住時(shí)間衰

本文編號(hào)：2734753