一種DSP系統(tǒng)實(shí)時(shí)仿真測(cè)試平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)
發(fā)布時(shí)間:2022-10-06 18:49
隨著軟件系統(tǒng)的規(guī)模越來(lái)越大和復(fù)雜程度越來(lái)越高,保證其可靠運(yùn)行也變的愈加重要和困難。尤其是在一些關(guān)鍵領(lǐng)域,如航天航空等領(lǐng)域,確保軟件系統(tǒng)可靠性變的尤為重要。飛行控制軟件作為飛行器正確飛行的關(guān)鍵軟件,用來(lái)將從傳感器系統(tǒng)反饋到處理器的位姿態(tài)信息進(jìn)行控制解算,并形成控制指令,對(duì)飛行器的飛行進(jìn)行控制,具有高可靠性和高實(shí)時(shí)性的特點(diǎn),確保其正確可靠運(yùn)行一直是研究的重點(diǎn)。本文針對(duì)飛行控制軟件功能特點(diǎn),設(shè)計(jì)了一種通用性強(qiáng)的硬件在環(huán)的半實(shí)物仿真測(cè)試平臺(tái)。在對(duì)飛行控制軟件功能特點(diǎn)與半實(shí)物仿真測(cè)試平臺(tái)技術(shù)的發(fā)展現(xiàn)狀及對(duì)比其它測(cè)試平臺(tái)的優(yōu)異性進(jìn)行分析介紹的基礎(chǔ)上,對(duì)飛行控制軟件的測(cè)試需求和測(cè)試平臺(tái)的設(shè)計(jì)指標(biāo)進(jìn)行了研究,確立了采用目標(biāo)DSP子卡加FPGA載卡的測(cè)試平臺(tái)實(shí)現(xiàn)方式,FPGA通過(guò)PCIE接口與上位機(jī)通信。對(duì)測(cè)試平臺(tái)的硬件進(jìn)行具體的設(shè)計(jì),并對(duì)PCB設(shè)計(jì)中的EMC和層疊結(jié)構(gòu),布局布線以及電源完整性進(jìn)行了詳細(xì)的分析和設(shè)計(jì)。詳細(xì)的對(duì)FPGA各個(gè)單元模塊進(jìn)行設(shè)計(jì),用來(lái)模擬外部設(shè)備與飛行控制軟件進(jìn)行通信。針對(duì)WindowsXP上位機(jī)的非實(shí)時(shí)性,采用RTX插件做下位機(jī),滿足測(cè)試平臺(tái)強(qiáng)實(shí)時(shí)性的要求。為確保PCIE高速信...
【文章頁(yè)數(shù)】:83 頁(yè)
【學(xué)位級(jí)別】:碩士
【文章目錄】:
摘要
Abstract
第1章 緒論
1.1 研究背景和意義
1.2 國(guó)內(nèi)外發(fā)展及研究現(xiàn)狀
1.2.1 測(cè)試平臺(tái)的發(fā)展
1.2.2 研究現(xiàn)狀
1.3 論文主要研究?jī)?nèi)容和章節(jié)結(jié)構(gòu)
1.3.1 論文主要研究?jī)?nèi)容
1.3.2 論文章節(jié)結(jié)構(gòu)
第2章 測(cè)試平臺(tái)方案及相關(guān)技術(shù)研究
2.1 測(cè)試平臺(tái)方案設(shè)計(jì)
2.2 DSP技術(shù)
2.3 FPGA技術(shù)
2.4 PCIE總線技術(shù)
2.5 RTX技術(shù)
2.6 本章小結(jié)
第3章 測(cè)試平臺(tái)硬件設(shè)計(jì)
3.1 硬件平臺(tái)總體結(jié)構(gòu)
3.2 FPGA載卡硬件設(shè)計(jì)
3.2.1 時(shí)鐘網(wǎng)絡(luò)設(shè)計(jì)
3.2.2 電源模塊設(shè)計(jì)
3.2.3 PCIE接口電路設(shè)計(jì)
3.2.4 FPGA載卡布局設(shè)計(jì)
3.3 DSP子卡硬件設(shè)計(jì)
3.4 PCB設(shè)計(jì)
3.4.1 EMC和層疊結(jié)構(gòu)分析與設(shè)計(jì)
3.4.2 布局布線分析與設(shè)計(jì)
3.4.3 電源完整性分析與設(shè)計(jì)
3.5 平臺(tái)可靠性設(shè)計(jì)
3.6 測(cè)試平臺(tái)硬件調(diào)試
3.7 本章小結(jié)
第4章 仿真測(cè)試平臺(tái)軟件設(shè)計(jì)
4.1 FPGA單元設(shè)計(jì)
4.1.1 PCIE控制單元設(shè)計(jì)
4.1.2 PC下行數(shù)據(jù)緩存單元設(shè)計(jì)
4.1.3 PC上行數(shù)據(jù)緩存單元設(shè)計(jì)
4.1.4 485 (422)傳輸控制單元設(shè)計(jì)
4.1.5 輸入開(kāi)關(guān)量通信單元設(shè)計(jì)
4.1.6 輸出開(kāi)關(guān)量通信單元設(shè)計(jì)
4.1.7 定時(shí)器控制單元設(shè)計(jì)
4.1.8 中斷寄存器控制單元設(shè)計(jì)
4.2 RTX下位機(jī)軟件設(shè)計(jì)
4.2.1 數(shù)據(jù)交互軟件設(shè)計(jì)
4.2.2 高精度定時(shí)器設(shè)計(jì)
4.3 本章小結(jié)
第5章 PCIE總線信號(hào)完整性仿真優(yōu)化
5.1 信號(hào)完整性分析
5.1.1 信號(hào)反射分析
5.1.2 信號(hào)串?dāng)_分析
5.2 S參數(shù)模型分析
5.3 PCIE差分信號(hào)仿真優(yōu)化
5.4 本章小結(jié)
第6章 測(cè)試平臺(tái)仿真測(cè)試
6.1 自檢軟件設(shè)計(jì)
6.2 測(cè)試平臺(tái)的搭建及測(cè)試
6.3 仿真結(jié)果分析
6.4 本章小結(jié)
總結(jié)和展望
參考文獻(xiàn)
致謝
附錄 A 攻讀學(xué)位期間申請(qǐng)的軟件著作權(quán)
【參考文獻(xiàn)】:
期刊論文
[1]DSP技術(shù)發(fā)展與應(yīng)用研究綜述[J]. 馬曉東,李冰琪,魏鵬,農(nóng)進(jìn)洋,張玖煥,張松. 電子世界. 2018(24)
[2]FPGA異構(gòu)加速卡電源完整性分析[J]. 楊正,闞宏偉,劉鐵軍,張闖. 北京郵電大學(xué)學(xué)報(bào). 2018(04)
[3]PCIE3.0接口的SSD硬盤(pán)的FPGA實(shí)現(xiàn)[J]. 宋鵬程,張春. 微電子學(xué)與計(jì)算機(jī). 2017(12)
[4]基于XC6SLX45T平臺(tái)的PCIe數(shù)據(jù)卡設(shè)計(jì)[J]. 朱孟江,王元強(qiáng),聶云杰,洪昊. 單片機(jī)與嵌入式系統(tǒng)應(yīng)用. 2017(11)
[5]RTX與衛(wèi)星時(shí)統(tǒng)技術(shù)實(shí)現(xiàn)導(dǎo)彈艦面設(shè)備仿真時(shí)間控制[J]. 張遠(yuǎn). 艦船電子工程. 2017(10)
[6]基于dSPACE的電動(dòng)舵機(jī)測(cè)試系統(tǒng)開(kāi)發(fā)[J]. 李懷兵,徐豪榜,王括,劉鵬,陸豪. 微電機(jī). 2017(07)
[7]采用dSPACE的電動(dòng)汽車(chē)縱向主動(dòng)避撞系統(tǒng)研究[J]. 李素華. 機(jī)械設(shè)計(jì)與制造. 2017(07)
[8]基于PCIe的高速接口設(shè)計(jì)[J]. 李曉寧,姚遠(yuǎn)程,秦明偉. 微型機(jī)與應(yīng)用. 2016(01)
[9]某無(wú)人機(jī)飛控系統(tǒng)地面半實(shí)物仿真平臺(tái)設(shè)計(jì)[J]. 鮑泳林. 太赫茲科學(xué)與電子信息學(xué)報(bào). 2015(06)
[10]基于RTX增強(qiáng)Windows實(shí)時(shí)性的虛擬無(wú)線電實(shí)現(xiàn)方案研究[J]. 陳達(dá),陸小凡,李明齊. 科學(xué)技術(shù)與工程. 2015(17)
碩士論文
[1]飛控軟件半實(shí)物仿真平臺(tái)硬件控制板卡的設(shè)計(jì)與實(shí)現(xiàn)[D]. 康曦.中北大學(xué) 2018
[2]平臺(tái)式慣導(dǎo)系統(tǒng)穩(wěn)定回路控制半實(shí)物仿真研究[D]. 王卿.長(zhǎng)春理工大學(xué) 2018
[3]基于dSPACE的無(wú)人機(jī)飛控RCP仿真系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D]. 李張昆.電子科技大學(xué) 2017
[4]無(wú)人機(jī)飛控半物理仿真系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D]. 林創(chuàng)歡.電子科技大學(xué) 2017
[5]一種基于代碼轉(zhuǎn)換的FPGA高級(jí)綜合優(yōu)化方法的研究及其應(yīng)用[D]. 馬磊.天津大學(xué) 2017
[6]基于FPGA的火箭飛控軟件測(cè)試平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)[D]. 楊波.中國(guó)科學(xué)院大學(xué)(工程管理與信息技術(shù)學(xué)院) 2016
[7]基于FPGA的半實(shí)物仿真平臺(tái)設(shè)計(jì)與應(yīng)用[D]. 張棟宇.南京大學(xué) 2016
[8]基于RTX的無(wú)人機(jī)實(shí)時(shí)飛行仿真系統(tǒng)研究[D]. 呂海龍.南京航空航天大學(xué) 2015
[9]電源分配網(wǎng)絡(luò)分析及電容器精確建模[D]. 劉婷婷.西安電子科技大學(xué) 2011
[10]某型無(wú)人機(jī)實(shí)時(shí)仿真系統(tǒng)設(shè)計(jì)與研究[D]. 徐文忠.南京航空航天大學(xué) 2010
本文編號(hào):3687205
【文章頁(yè)數(shù)】:83 頁(yè)
【學(xué)位級(jí)別】:碩士
【文章目錄】:
摘要
Abstract
第1章 緒論
1.1 研究背景和意義
1.2 國(guó)內(nèi)外發(fā)展及研究現(xiàn)狀
1.2.1 測(cè)試平臺(tái)的發(fā)展
1.2.2 研究現(xiàn)狀
1.3 論文主要研究?jī)?nèi)容和章節(jié)結(jié)構(gòu)
1.3.1 論文主要研究?jī)?nèi)容
1.3.2 論文章節(jié)結(jié)構(gòu)
第2章 測(cè)試平臺(tái)方案及相關(guān)技術(shù)研究
2.1 測(cè)試平臺(tái)方案設(shè)計(jì)
2.2 DSP技術(shù)
2.3 FPGA技術(shù)
2.4 PCIE總線技術(shù)
2.5 RTX技術(shù)
2.6 本章小結(jié)
第3章 測(cè)試平臺(tái)硬件設(shè)計(jì)
3.1 硬件平臺(tái)總體結(jié)構(gòu)
3.2 FPGA載卡硬件設(shè)計(jì)
3.2.1 時(shí)鐘網(wǎng)絡(luò)設(shè)計(jì)
3.2.2 電源模塊設(shè)計(jì)
3.2.3 PCIE接口電路設(shè)計(jì)
3.2.4 FPGA載卡布局設(shè)計(jì)
3.3 DSP子卡硬件設(shè)計(jì)
3.4 PCB設(shè)計(jì)
3.4.1 EMC和層疊結(jié)構(gòu)分析與設(shè)計(jì)
3.4.2 布局布線分析與設(shè)計(jì)
3.4.3 電源完整性分析與設(shè)計(jì)
3.5 平臺(tái)可靠性設(shè)計(jì)
3.6 測(cè)試平臺(tái)硬件調(diào)試
3.7 本章小結(jié)
第4章 仿真測(cè)試平臺(tái)軟件設(shè)計(jì)
4.1 FPGA單元設(shè)計(jì)
4.1.1 PCIE控制單元設(shè)計(jì)
4.1.2 PC下行數(shù)據(jù)緩存單元設(shè)計(jì)
4.1.3 PC上行數(shù)據(jù)緩存單元設(shè)計(jì)
4.1.4 485 (422)傳輸控制單元設(shè)計(jì)
4.1.5 輸入開(kāi)關(guān)量通信單元設(shè)計(jì)
4.1.6 輸出開(kāi)關(guān)量通信單元設(shè)計(jì)
4.1.7 定時(shí)器控制單元設(shè)計(jì)
4.1.8 中斷寄存器控制單元設(shè)計(jì)
4.2 RTX下位機(jī)軟件設(shè)計(jì)
4.2.1 數(shù)據(jù)交互軟件設(shè)計(jì)
4.2.2 高精度定時(shí)器設(shè)計(jì)
4.3 本章小結(jié)
第5章 PCIE總線信號(hào)完整性仿真優(yōu)化
5.1 信號(hào)完整性分析
5.1.1 信號(hào)反射分析
5.1.2 信號(hào)串?dāng)_分析
5.2 S參數(shù)模型分析
5.3 PCIE差分信號(hào)仿真優(yōu)化
5.4 本章小結(jié)
第6章 測(cè)試平臺(tái)仿真測(cè)試
6.1 自檢軟件設(shè)計(jì)
6.2 測(cè)試平臺(tái)的搭建及測(cè)試
6.3 仿真結(jié)果分析
6.4 本章小結(jié)
總結(jié)和展望
參考文獻(xiàn)
致謝
附錄 A 攻讀學(xué)位期間申請(qǐng)的軟件著作權(quán)
【參考文獻(xiàn)】:
期刊論文
[1]DSP技術(shù)發(fā)展與應(yīng)用研究綜述[J]. 馬曉東,李冰琪,魏鵬,農(nóng)進(jìn)洋,張玖煥,張松. 電子世界. 2018(24)
[2]FPGA異構(gòu)加速卡電源完整性分析[J]. 楊正,闞宏偉,劉鐵軍,張闖. 北京郵電大學(xué)學(xué)報(bào). 2018(04)
[3]PCIE3.0接口的SSD硬盤(pán)的FPGA實(shí)現(xiàn)[J]. 宋鵬程,張春. 微電子學(xué)與計(jì)算機(jī). 2017(12)
[4]基于XC6SLX45T平臺(tái)的PCIe數(shù)據(jù)卡設(shè)計(jì)[J]. 朱孟江,王元強(qiáng),聶云杰,洪昊. 單片機(jī)與嵌入式系統(tǒng)應(yīng)用. 2017(11)
[5]RTX與衛(wèi)星時(shí)統(tǒng)技術(shù)實(shí)現(xiàn)導(dǎo)彈艦面設(shè)備仿真時(shí)間控制[J]. 張遠(yuǎn). 艦船電子工程. 2017(10)
[6]基于dSPACE的電動(dòng)舵機(jī)測(cè)試系統(tǒng)開(kāi)發(fā)[J]. 李懷兵,徐豪榜,王括,劉鵬,陸豪. 微電機(jī). 2017(07)
[7]采用dSPACE的電動(dòng)汽車(chē)縱向主動(dòng)避撞系統(tǒng)研究[J]. 李素華. 機(jī)械設(shè)計(jì)與制造. 2017(07)
[8]基于PCIe的高速接口設(shè)計(jì)[J]. 李曉寧,姚遠(yuǎn)程,秦明偉. 微型機(jī)與應(yīng)用. 2016(01)
[9]某無(wú)人機(jī)飛控系統(tǒng)地面半實(shí)物仿真平臺(tái)設(shè)計(jì)[J]. 鮑泳林. 太赫茲科學(xué)與電子信息學(xué)報(bào). 2015(06)
[10]基于RTX增強(qiáng)Windows實(shí)時(shí)性的虛擬無(wú)線電實(shí)現(xiàn)方案研究[J]. 陳達(dá),陸小凡,李明齊. 科學(xué)技術(shù)與工程. 2015(17)
碩士論文
[1]飛控軟件半實(shí)物仿真平臺(tái)硬件控制板卡的設(shè)計(jì)與實(shí)現(xiàn)[D]. 康曦.中北大學(xué) 2018
[2]平臺(tái)式慣導(dǎo)系統(tǒng)穩(wěn)定回路控制半實(shí)物仿真研究[D]. 王卿.長(zhǎng)春理工大學(xué) 2018
[3]基于dSPACE的無(wú)人機(jī)飛控RCP仿真系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D]. 李張昆.電子科技大學(xué) 2017
[4]無(wú)人機(jī)飛控半物理仿真系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D]. 林創(chuàng)歡.電子科技大學(xué) 2017
[5]一種基于代碼轉(zhuǎn)換的FPGA高級(jí)綜合優(yōu)化方法的研究及其應(yīng)用[D]. 馬磊.天津大學(xué) 2017
[6]基于FPGA的火箭飛控軟件測(cè)試平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)[D]. 楊波.中國(guó)科學(xué)院大學(xué)(工程管理與信息技術(shù)學(xué)院) 2016
[7]基于FPGA的半實(shí)物仿真平臺(tái)設(shè)計(jì)與應(yīng)用[D]. 張棟宇.南京大學(xué) 2016
[8]基于RTX的無(wú)人機(jī)實(shí)時(shí)飛行仿真系統(tǒng)研究[D]. 呂海龍.南京航空航天大學(xué) 2015
[9]電源分配網(wǎng)絡(luò)分析及電容器精確建模[D]. 劉婷婷.西安電子科技大學(xué) 2011
[10]某型無(wú)人機(jī)實(shí)時(shí)仿真系統(tǒng)設(shè)計(jì)與研究[D]. 徐文忠.南京航空航天大學(xué) 2010
本文編號(hào):3687205
本文鏈接:http://sikaile.net/kejilunwen/ruanjiangongchenglunwen/3687205.html
最近更新
教材專著