在移動(dòng)互聯(lián)蓬勃發(fā)展的當(dāng)下,任何與用戶(hù)打交道并希望獲得較好用戶(hù)體驗(yàn)的系統(tǒng)都離不開(kāi)一套完備的推薦系統(tǒng)。隨著系統(tǒng)數(shù)據(jù)體量的增長(zhǎng),各種推薦算法需要花費(fèi)更長(zhǎng)的時(shí)間來(lái)處理來(lái)自用戶(hù)的海量數(shù)據(jù)。為了讓推薦系統(tǒng)對(duì)輸入數(shù)據(jù)進(jìn)行響應(yīng)并處理后更快地將推薦結(jié)果呈現(xiàn)給用戶(hù),加快推薦算法的執(zhí)行速度成為了亟待解決的問(wèn)題。目前針對(duì)現(xiàn)有的各種推薦算法,主要采用云計(jì)算平臺(tái),分布式通用處理器平臺(tái),和圖形處理器平臺(tái)進(jìn)行硬件加速。這些方法雖然在一定程度上提升了推薦算法的運(yùn)行效率,但同時(shí)伴隨而來(lái)的能效和成本等問(wèn)題也是不容忽視的。本文選用一種由通用處理器（CPU）和現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）組成的異構(gòu)計(jì)算平臺(tái)來(lái)對(duì)推薦算法的硬件加速相關(guān)問(wèn)題進(jìn)行研究。它的主處理器（CPU）可以對(duì)整個(gè)系統(tǒng)進(jìn)行控制,同時(shí)完成一些簡(jiǎn)單的數(shù)據(jù)處理任務(wù);協(xié)處理器（FPGA）本身的功耗非常低,且擁有大量的邏輯運(yùn)算單元可以用來(lái)執(zhí)行耗時(shí)的任務(wù)。兩者相互協(xié)作,獲得算法執(zhí)行時(shí)整體功耗的降低和效率上的提升。本文的研究工作主要包括以下幾個(gè)方面:1.從目前較為流行推薦算法中,選取基于內(nèi)容的推薦算法、基于協(xié)同過(guò)濾的推薦算法和基于關(guān)聯(lián)規(guī)則推薦算法的原理進(jìn)行研究,針對(duì)基于關(guān)聯(lián)規(guī)則的... 

【文章來(lái)源】：北京郵電大學(xué)北京市 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：100 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

通用處理器計(jì)算性能發(fā)展【，們‘倒..白燦口

在ＣＰＵ－ＦＰＧＡ異構(gòu)架構(gòu)中，ＦＰＧＡ作為一種高性能，低功耗的可編程芯片，??不再使用軟件或者指令，而是直接將硬件描述語(yǔ)言編譯成晶體管電路組合，大大??提高計(jì)算效率，更接近１０。圖２－３展示了可編程ＦＰＧＡ的內(nèi)部原理圖。通常ＦＰＧＡ??的計(jì)算能力可以達(dá)到１．８ＴＦＬ０Ｐｓ／ｓ。??Ｉ?％?§?Ｉ?｜???＾．．．．．．．．．．．．．．．１＼??Ｋ３Ｉ???〇＊?＊?—撕＇—〇？?＊?．＾Ｌ??一．?????Ｉ、二；：．．．－＊？��！?ｍ?ＭＭＭＭＭＶ?？ｍｍｍｍｍｍｍ?Ｍ？?＾０＾??１￣￣＊－—＜�。�?一＊１?????１?＾??????＊＊－—１４—ｒ——ｒｒ—＊＊＊?４?Ｓ—ｒ???４ＨＣ＾ＣＵ？＞?■，‘今?，一?－？？？？？＞？?…Ｍ??■Ｏｌｉ?一???？？？？？？？？?，Ｍｌｌ?丨?．丨，丨丨丨?ｉｉｒｉ?？?｜ｎ｜｜?丨丨丨ｍ?．．山．．＂…微??ｔｓｇ＞ｇ＾ＫＸ－ｒ＜ｉｔｍｆ???Ｉ—－｜?—￣Ｉ—?????Ｌ．Ｊ．．???—??ｉ?ｌ?ｉ?￡?｜?￡?ｉ??圖２－３?ＦＰＧＡ內(nèi)部結(jié)構(gòu)［１９］??在ＣＰＵ－ＡＳＩＣ這個(gè)特殊的架構(gòu)中，與傳統(tǒng)芯片不同的是，ＡＳＩＣ芯片是專(zhuān)用??的，它能夠依據(jù)算法來(lái)定制需要的計(jì)算能力與效率，具體優(yōu)勢(shì)有：①計(jì)算能力高；??②計(jì)算效率好；③功耗低；④占用空間�。w積�。虎菪酒杀九c出貨量呈反??ｔ匕，數(shù)量越多，成本越低１１４］。當(dāng)然其專(zhuān)屬性也決定了其具有一定的不足，如計(jì)算??方法是固定的；而與同行業(yè)的ＦＰＧＡ進(jìn)行比較的話(huà)

?ＧＰＵ??圖２－２?ＧＰＵ內(nèi)部結(jié)構(gòu)［ｗ］??在ＣＰＵ－ＦＰＧＡ異構(gòu)架構(gòu)中，ＦＰＧＡ作為一種高性能，低功耗的可編程芯片，??不再使用軟件或者指令，而是直接將硬件描述語(yǔ)言編譯成晶體管電路組合，大大??提高計(jì)算效率，更接近１０。圖２－３展示了可編程ＦＰＧＡ的內(nèi)部原理圖。通常ＦＰＧＡ??的計(jì)算能力可以達(dá)到１．８ＴＦＬ０Ｐｓ／ｓ。??Ｉ?％?§?Ｉ?｜???＾．．．．．．．．．．．．．．．１＼??Ｋ３Ｉ???〇＊?＊?—撕＇—〇？?＊?．＾Ｌ??一．?????Ｉ、二；：．．．－＊？��！?ｍ?ＭＭＭＭＭＶ?？ｍｍｍｍｍｍｍ?Ｍ？?＾０＾??１￣￣＊－—＜！￣?一＊１?????１?＾??????＊＊－—１４—ｒ——ｒｒ—＊＊＊?４?Ｓ—ｒ???４ＨＣ＾ＣＵ？＞?■，‘今?，一?－？？？？？＞？?…Ｍ??■Ｏｌｉ?一???？？？？？？？？?，Ｍｌｌ?丨?．丨，丨丨丨?ｉｉｒｉ?？?｜ｎ｜｜?丨丨丨ｍ?．．山．．＂…微??ｔｓｇ＞ｇ＾ＫＸ－ｒ＜ｉｔｍｆ???Ｉ—－｜?—￣Ｉ—?????Ｌ．Ｊ．．???—??ｉ?ｌ?ｉ?￡?｜?￡?ｉ??圖２－３?ＦＰＧＡ內(nèi)部結(jié)構(gòu)［１９］??在ＣＰＵ－ＡＳＩＣ這個(gè)特殊的架構(gòu)中

【參考文獻(xiàn)】：
期刊論文
[1]深度學(xué)習(xí)FPGA加速器的進(jìn)展與趨勢(shì)[J]. 吳艷霞,梁楷,劉穎,崔慧敏.  計(jì)算機(jī)學(xué)報(bào). 2019(11)
[2]基于Vivado HLS的Canny算法實(shí)時(shí)加速設(shè)計(jì)[J]. 譚檢成,吳定祥,李明鑫,唐立軍.  電子技術(shù)應(yīng)用. 2018(09)
[3]用Vivado HLS實(shí)現(xiàn)粒子濾波算法的硬件加速[J]. 高國(guó)棟,林明.  江蘇科技大學(xué)學(xué)報(bào)(自然科學(xué)版). 2018(02)
[4]基于遺傳算法的Vivado HLS硬件加速[J]. 陳寶林,黃晞,張仕,郭升挺,吳家飛,蘇浩明.  計(jì)算機(jī)系統(tǒng)應(yīng)用. 2018(01)
[5]基于Hadoop的推薦算法實(shí)現(xiàn)[J]. 黃鑫,景亮.  自動(dòng)化技術(shù)與應(yīng)用. 2017(10)
[6]基于Zedboard的圖像旋轉(zhuǎn)硬件加速系統(tǒng)實(shí)現(xiàn)[J]. 陳高琳.  福建電腦. 2017(08)
[7]一種基于MapReduce的微博信息推薦并行算法[J]. 劉其成,馮利光.  小型微型計(jì)算機(jī)系統(tǒng). 2017(07)

碩士論文
[1]基于FPGA和深度學(xué)習(xí)算法的硬件加速設(shè)計(jì)與研究[D]. 景亮亮.成都理工大學(xué) 2018
[2]基于ZYNQ的混合驗(yàn)證門(mén)禁系統(tǒng)的研究與實(shí)現(xiàn)[D]. 張俊喆.北京郵電大學(xué) 2018
[3]基于云計(jì)算的推薦系統(tǒng)的研究與設(shè)計(jì)[D]. 張高鵬.西安電子科技大學(xué) 2017
[4]云計(jì)算環(huán)境下的電子商務(wù)推薦系統(tǒng)關(guān)鍵技術(shù)研究[D]. 蔡蕊.北京信息科技大學(xué) 2017
[5]基于FPGA的矩陣奇異值分解加速方案的設(shè)計(jì)與實(shí)現(xiàn)[D]. 馬亞峰.北京交通大學(xué) 2017
[6]基于Hadoop的電子商務(wù)個(gè)性化推薦研究與實(shí)現(xiàn)[D]. 冀曉巖.蘭州交通大學(xué) 2017
[7]基于HLS的Tiny-yolo卷積神經(jīng)網(wǎng)絡(luò)加速研究[D]. 張麗麗.重慶大學(xué) 2017
[8]PCI總線(xiàn)多功能擴(kuò)展卡IP核的設(shè)計(jì)與實(shí)現(xiàn)[D]. 徐繼彬.北京郵電大學(xué) 2017
[9]基于多核DSP的深度學(xué)習(xí)算法硬件加速技術(shù)研究[D]. 紀(jì)昆.國(guó)防科學(xué)技術(shù)大學(xué) 2016
[10]基于FPGA的聚類(lèi)算法的加速平臺(tái)的研究與設(shè)計(jì)[D]. 賈發(fā)慧.中國(guó)科學(xué)技術(shù)大學(xué) 2016



本文編號(hào)：3277811