目前PLC采用的單核微處理器作為處理器越來越難以滿足工業(yè)控制領域日益嚴格的實時性要求。多核處理器以其控制邏輯簡單、高處理能力、高實時性、低功耗等優(yōu)點能滿足PLC處理器所面臨的需求。 本文通過仔細分析多核處理器發(fā)展現(xiàn)狀及趨勢,指出了異構多核處理器優(yōu)勢,并根據當前PLC發(fā)展趨勢及特點,提出了一種用于先進PLC的異構多核處理器的設計。該異構多核處理器軟核采用Verilog硬件描述語言編寫實現(xiàn),在內部把主控核、基本核、運算核和字符串核有機的結合在一起。基本核設計了基本指令集,其他各功能核根據各自的功能設計了相應的特殊指令以及相應的特殊硬件。根據核功能的不同,對各類核進行了結構設計,在文中詳細闡述了設計的各類核的結構和指令集以及指令的執(zhí)行流程,并對主核與從核的通信和相鄰從核的通信及中斷處理過程做了設計說明。例如字符串核的設計更能說明每個核處理的任務可以在很小、很專一的條件下達到很高效,并且根據核的復雜度不同可以設計不同的時鐘頻率。這對異構多核處理器處理速度、實時性的提高和功耗的降低都具有極為重要的意義。 本文對所設計的異構多核處理器用Verilog語言編寫了軟核,在Libero編程環(huán)境...

【文章頁數】：79 頁

【學位級別】：碩士

【部分圖文】：

圖2.1異構多核處理器構架

2.2核類型2.2.1基本核基本核為最基本的處理核，結構與功能都是最基礎的，基本核集成了所有核的共有部分，包括特殊功能寄存器、數據存儲器、程序寄存器、核執(zhí)行器、狀態(tài)機以及基本指令系統(tǒng)，主要完成無符號數基本運算。基本核本身也可以作為從核用來完成最基本的工作，其權限為從核級別，接....

圖4.1基本核

第4章基本核的硬件設計基本核的構架在這里基本核的架構以2號核CORE_M2作為例子來的介紹�；竞巳鐖D4.1所示，它的信號端口見表4.1。基本核作為一個獨立的小核，本的運行操作�；竞说膬炔磕K結構如圖4.2所示，內部信號端口說�；�....

圖4.22號核的內部模塊結構

表4.12號核內部信號端口說明信號端口信號說明信號端口信號說明clk時鐘信號rst復位信號cs片選信號int向主核申請中斷信號rd讀信號wr寫信號dataaddr核內數據線核內地址線C/D判斷D16_bus傳送時命令還是數據....

圖4.3標志寄存器格式①N

圖4.3標志寄存器格式N果為負標志位，為1表示運算結果為負，為0表示結果為正數或零Z=1表示運算結果為零，Z=0表示運算結果不為零。C加法指令中（包括比較指令CMP），當結果產生了進位，則C=上上溢出，其他情況下C=0。減法指令中（包括比較指令CMP），....

本文編號：4034412