由于時(shí)鐘抖動(dòng)、偏斜、隊(duì)列間同步以及串?dāng)_噪聲等各種非理想因素的影響,并行傳輸速率的進(jìn)一步提高面臨巨大的挑戰(zhàn)。從而使得串行傳輸方式逐漸成為深亞微米下高速數(shù)據(jù)傳輸系統(tǒng)的主要選擇。在串行傳輸系統(tǒng)中為了實(shí)現(xiàn)信號(hào)的高速傳輸、并可以節(jié)省功耗和降低成本,數(shù)據(jù)往往采用低壓小擺幅的方式,LVDS和CML正是采用低電壓、小擺幅、差分信號(hào)串行傳輸?shù)姆绞?因此它們被廣泛應(yīng)用于PCI-Express網(wǎng)絡(luò)物理層和高速SerDes電路中。但是標(biāo)準(zhǔn)的LVDS的傳輸速率目前只能達(dá)到3Gbps,為了達(dá)到自主設(shè)計(jì)的滿足5Gbps及以上的超高速的PCI-Express應(yīng)用要求,本文研究針對(duì)一款偽標(biāo)準(zhǔn)的LVDS接口(PLVDS)和另一款CML接口展開了設(shè)計(jì)研究工作。 本文首先基于高速信號(hào)傳輸理論的研究,分析了信號(hào)完整性的各種非理想因素和傳輸線的行為特性;然后提出了高速串行傳輸系統(tǒng)電路級(jí)和版圖級(jí)的設(shè)計(jì)考慮;最后對(duì)PLVDS和CML的收發(fā)器進(jìn)行電路級(jí)設(shè)計(jì)并提出了改進(jìn)方案。其中,PLVDS收發(fā)器中的無(wú)偏斜單端轉(zhuǎn)差分電路改善了偏斜問題,使電路性能得到了提高;帶加速管電平轉(zhuǎn)換電路使信號(hào)從低電平快速地轉(zhuǎn)換到高電平,無(wú)須后續(xù)電路進(jìn)行調(diào)整...

【文章頁(yè)數(shù)】：99 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

國(guó)防科學(xué)技術(shù)大學(xué)研究生院工程碩士學(xué)位論文圖3一5門鎖效應(yīng)原理圖歸結(jié)起來(lái)，可以誘發(fā)門鎖效應(yīng)的因素有以下幾種情況:l)電壓信號(hào)過沖或其它原因使寄生雙極晶體管的發(fā)射極正偏;2)回路電壓大于觸發(fā)電壓Vc;3)回路電流超過維持電流Ib。但是不論什么誘發(fā)因素，根本的內(nèi)在原因是縱向寄生nPn晶....

差差分分vin勺勺換電路路路「一一一一一......卜卜卜卜卜卜卜卜卜卜...共共模反饋電路路....

數(shù)據(jù)通過整形后經(jīng)過兩路反相器形成兩路邏輯相反的信號(hào)，不同的延時(shí)會(huì)使兩路信號(hào)最后到達(dá)的時(shí)間不同而產(chǎn)生的。因此一般不采用這種電路。解決輸出信號(hào)偏斜的辦法是采用如圖4一5所示的無(wú)偏斜的單端轉(zhuǎn)差分信號(hào)轉(zhuǎn)換電路，圖中的反相器5、8，它們跨接在兩路反相器之間，迫使反相器6、9同時(shí)翻轉(zhuǎn)，從而消....

號(hào)產(chǎn)生的干擾相同時(shí)，從而使其差值保持不變。即雖然這兩個(gè)信號(hào)的共模電平被干擾，但差動(dòng)輸出并沒有損壞，所以抑制了共模噪聲。圖4一8這種結(jié)構(gòu)的電平轉(zhuǎn)換速率取決于P1和PZ這兩個(gè)PMOS管的溝道電阻以及輸出端outa和outb所帶的負(fù)載大小。同時(shí)Pl和PZ這兩個(gè)交叉禍合CMOS管構(gòu)成的正....

本文編號(hào)：4009437