針對航天集成化、小型化的需求,同時為了保證在高沖擊環(huán)境下的可靠回收,本文設(shè)計了一種存儲設(shè)備,將采集和存儲集成在一體,通過將存儲模塊單獨保護的方式,減小防護難度,提高了回收可靠性;同時采集模塊和存儲模塊之間通過高速SoftLVDS接口實現(xiàn)數(shù)據(jù)傳輸,滿足了系統(tǒng)傳輸帶寬要求,提高了系統(tǒng)的可靠性。 

【文章來源】：電子制作. 2020年11期

【文章頁數(shù)】：3 頁

【部分圖文】：

供電電路原理框圖

存儲器指令接收和狀態(tài)反饋接口電路采用隔離RS422接口芯片ADM2682E,RS422輸入端并聯(lián)120Ω匹配電阻,輸入正端通過1kΩ電阻上拉到電源,輸入負端通過1kΩ電阻下拉到GND,輸出是通過5.1Ω發(fā)送出去,設(shè)計框圖如圖4所示。圖4 RS422接收和發(fā)送接口

存儲的數(shù)據(jù)下載接口電路采用Hotlink(High-speed Optical Transceiver Link)發(fā)送芯片CY7B923。作為物理層數(shù)據(jù)收發(fā)器,Hotlink接口在高速串行系統(tǒng)中得到越來越廣泛的應(yīng)用,其傳輸速率高達1.5Gbps。該芯片的輸出端通過變壓器進行隔離,接口電路如圖5所示。1.5 采集模塊和存儲模塊接口設(shè)計

【參考文獻】：
期刊論文
[1]高可靠性遠程數(shù)據(jù)傳輸系統(tǒng)設(shè)計[J]. 李治華,趙冬青,甄國涌,劉東海.  電子器件. 2017(02)
[2]一種基于LVDS高速傳輸?shù)慕涌趦?yōu)化設(shè)計[J]. 鄢玲玲,文豐,李輝景.  電測與儀表. 2016(20)
[3]基于FPGA的高速實時數(shù)據(jù)采集存儲系統(tǒng)[J]. 王強,文豐,任勇峰.  儀表技術(shù)與傳感器. 2009(01)
[4]基于FPGA及FLASH的數(shù)據(jù)采集存儲系統(tǒng)設(shè)計[J]. 周治良,劉俊,張斌珍.  微計算機信息. 2007(07)

碩士論文
[1]基于LVDS的圖像采集存儲裝置的設(shè)計與實現(xiàn)[D]. 郭佳欣.中北大學 2017



本文編號：2957087