一直以來(lái)火炮膛底壓力中彈底壓力的測(cè)試對(duì)火炮以及彈丸的設(shè)計(jì)、制造、產(chǎn)品質(zhì)量和生產(chǎn)安全具有十分重要的意義。本文以沖擊壓力電測(cè)技術(shù)理論和存儲(chǔ)測(cè)試系統(tǒng)設(shè)計(jì)理論為指導(dǎo),設(shè)計(jì)了一種基于彈底壓力測(cè)試的瞬態(tài)信號(hào)存儲(chǔ)測(cè)試系統(tǒng)。結(jié)合目前彈底壓力測(cè)試的研究現(xiàn)狀,本文采用可編程邏輯器件CPLD作為采集系統(tǒng)的主控芯片,實(shí)現(xiàn)對(duì)外圍芯片的控制操作。硬件系統(tǒng)利用FIFO緩存技術(shù)高速地存儲(chǔ)A/D轉(zhuǎn)換后的數(shù)據(jù),采用CPLD內(nèi)置的UFM（閃存）作為最終的存儲(chǔ)介質(zhì)存儲(chǔ)緩存里的數(shù)據(jù)。另外本文為了回收實(shí)驗(yàn)數(shù)據(jù)通過(guò)VB制作了簡(jiǎn)單的上位機(jī)軟件。實(shí)驗(yàn)結(jié)束后通過(guò)CPLD里的并串轉(zhuǎn)換模塊把UFM里的數(shù)據(jù)通過(guò)串口發(fā)送到上位機(jī)軟件。上位機(jī)軟件的主要功能是回收CPLD內(nèi)部UFM里的實(shí)驗(yàn)數(shù)據(jù),并對(duì)實(shí)驗(yàn)數(shù)據(jù)進(jìn)行處理,繪制彈底壓力時(shí)域圖形。本文根據(jù)彈底壓力信號(hào)特征提出了系統(tǒng)的總體設(shè)計(jì)方案。從模擬電路部分、數(shù)字電路部分和CPLD可編程邏輯器件三方面介紹了系統(tǒng)硬件電路和邏輯時(shí)序的設(shè)計(jì)。模擬電路部分主要包括傳感器的選擇、電荷放大器和信號(hào)調(diào)理模塊的設(shè)計(jì)；數(shù)字電路部分主要包括A/D轉(zhuǎn)換、FIFO緩存和串口通信等模塊；CPLD可編程邏輯器件模塊主要包括內(nèi)置UFM... 

【文章來(lái)源】：南京理工大學(xué)江蘇省 211工程院校

【文章頁(yè)數(shù)】：89 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
1 緒論
    1.1 選題背景和意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
    1.3 存儲(chǔ)測(cè)試系統(tǒng)的特點(diǎn)及發(fā)展趨勢(shì)
    1.4 本文的主要研究工作
    1.5 本章小結(jié)
2 瞬態(tài)信號(hào)存儲(chǔ)測(cè)試系統(tǒng)總體設(shè)計(jì)方案
    2.1 瞬態(tài)信號(hào)存儲(chǔ)測(cè)試系統(tǒng)功能需求分析
    2.2 瞬態(tài)信號(hào)存儲(chǔ)測(cè)試系統(tǒng)總體設(shè)計(jì)方案
        2.2.1 測(cè)試系統(tǒng)的硬件設(shè)計(jì)方案
        2.2.2 測(cè)試系統(tǒng)的軟件設(shè)計(jì)方案
    2.3 測(cè)試系統(tǒng)工作流程
    2.4 本章小結(jié)
3 瞬態(tài)信號(hào)存儲(chǔ)測(cè)試系統(tǒng)硬件電路設(shè)計(jì)
    3.1 壓力傳感器及其動(dòng)態(tài)特性
        3.1.1 壓電式壓力傳感器工作原理
        3.1.2 傳感器動(dòng)態(tài)特性數(shù)學(xué)模型
    3.2 電荷放大器設(shè)計(jì)
        3.2.1 電荷放大器概述
        3.2.2 阻抗變換電路設(shè)計(jì)
        3.2.3 電荷放大器電路設(shè)計(jì)
    3.3 信號(hào)調(diào)理電路設(shè)計(jì)
        3.3.1 放大電路設(shè)計(jì)
        3.3.2 抗混疊濾波電路設(shè)計(jì)
    3.4 A/D轉(zhuǎn)換電路設(shè)計(jì)
        3.4.1 A/D芯片的選型
        3.4.2 A/D硬件電路設(shè)計(jì)
    3.5 FIFO緩存電路設(shè)計(jì)
        3.5.1 FIFO緩存芯片選型
        3.5.2 FIFO硬件電路設(shè)計(jì)
    3.6 CPLD外圍系統(tǒng)電路設(shè)計(jì)
        3.6.1 晶振電路
        3.6.2 JTAG接口電路設(shè)計(jì)
        3.6.3 復(fù)位電路設(shè)計(jì)
        3.6.4 串口通信接口電路設(shè)計(jì)
        3.6.5 電源電路設(shè)計(jì)
    3.7 鋰電池充電器設(shè)計(jì)
        3.7.1 鋰電池充電概述
        3.7.2 鋰電池充電電路設(shè)計(jì)
    3.8 印制線路板設(shè)計(jì)
        3.8.1 線路板布局設(shè)計(jì)
        3.8.2 線路板布線設(shè)計(jì)
        3.8.3 線路板抗干擾設(shè)計(jì)
    3.9 本章小結(jié)
4 CPLD控制器及上位機(jī)軟件設(shè)計(jì)
    4.1 CPLD開(kāi)發(fā)概述
        4.1.1 CPLD器件的選型
        4.1.2 QuartusⅡ軟件介紹
        4.1.3 CPLD開(kāi)發(fā)設(shè)計(jì)流程
        4.1.4 硬件描述語(yǔ)言
    4.2 CPLD控制器內(nèi)部總體設(shè)計(jì)
    4.3 底層模塊電路設(shè)計(jì)
        4.3.1 模數(shù)轉(zhuǎn)換控制器AD_Con模塊
        4.3.2 閾值觸發(fā)控制器Trehold_Con模塊
        4.3.3 FIFO緩存控制器FIFO_Con模塊
        4.3.4 宏功能例化UFM
        4.3.5 UFM操作模塊設(shè)計(jì)
        4.3.6 串口通信Seria_Con模塊
    4.4 頂層邏輯電路設(shè)計(jì)
    4.5 上位機(jī)界面設(shè)計(jì)
        4.5.1 串口通信模塊軟件設(shè)計(jì)
        4.5.2 命令設(shè)置模塊軟件設(shè)計(jì)
        4.5.3 數(shù)據(jù)處理模塊軟件設(shè)計(jì)
        4.5.4 繪制圖形模塊設(shè)計(jì)
        4.5.5 保存實(shí)驗(yàn)數(shù)據(jù)模塊設(shè)計(jì)
    4.6 本章小結(jié)
5 系統(tǒng)調(diào)試和實(shí)驗(yàn)
    5.1 測(cè)試系統(tǒng)模擬電路調(diào)試及實(shí)驗(yàn)
        5.1.1 電荷放大器電路實(shí)驗(yàn)
        5.1.2 信號(hào)調(diào)理電路實(shí)驗(yàn)
    5.2 測(cè)試系統(tǒng)數(shù)字電路調(diào)試及實(shí)驗(yàn)
    5.3 電池充電電路調(diào)試及實(shí)驗(yàn)
    5.4 系統(tǒng)整體模擬實(shí)驗(yàn)
    5.5 本章小結(jié)
6 總結(jié)與展望
    6.1 本文總結(jié)
    6.2 論文的不足及改進(jìn)思路
致謝
參考文獻(xiàn)
附錄A
附錄B
附錄C



本文編號(hào)：3384511