在電子對(duì)抗領(lǐng)域,多模式信號(hào)源既能用于模擬戰(zhàn)場(chǎng)電磁環(huán)境,又能用于測(cè)試通信對(duì)抗設(shè)備的性能,發(fā)揮了重要作用。本課題基于軟件無(wú)線(xiàn)電的思想,提出了一種多模式信號(hào)源的解決方案.。采用ARM+FPGA+QDUC的通用硬件平臺(tái),通過(guò)配置和編程產(chǎn)生AM、LSB、USB、FM模擬調(diào)制和FSK、PSK數(shù)字調(diào)制的通信信號(hào),還能產(chǎn)生常規(guī)或線(xiàn)性調(diào)頻的雷達(dá)信號(hào),通常參數(shù)設(shè)置,系統(tǒng)工作在定頻或跳頻模式,整個(gè)系統(tǒng)具有硬件結(jié)構(gòu)通用性和功能可編程性的特點(diǎn)。論文前半部分從理論的角度探討多模式信號(hào)源所需的關(guān)鍵技術(shù),包括直接數(shù)字合成技術(shù)、多模式信號(hào)調(diào)制技術(shù)、脈沖壓縮技術(shù)、跳頻技術(shù)等。首先詳細(xì)分析了直接波形合成技術(shù)DDWS和DDFS的工作原理；然后提出了多模式調(diào)制技術(shù)的通用模型,將信號(hào)調(diào)制看作是一種信號(hào)空間變換的過(guò)程,從一種信號(hào)空間映射到另一種信號(hào)空間,即通過(guò)正交分解,將中頻載波調(diào)制轉(zhuǎn)化為基帶矢量映射的工過(guò)程；最后闡述了LFM脈沖壓縮技術(shù)的原理和跳頻技術(shù)的主要性能指標(biāo)。論文后半部分從工程設(shè)計(jì)的角度論述多模式信號(hào)源的具體實(shí)現(xiàn)方式。首先分析了多模式信號(hào)源預(yù)期的性能與指標(biāo),提出系統(tǒng)的整體設(shè)計(jì)方案,由PC端、ARM主控制單元、FPGA基帶... 

【文章來(lái)源】：武漢理工大學(xué)湖北省 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：69 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
目錄
第1章 緒論
    1.1 研究背景
    1.2 問(wèn)題的提出
    1.3 課題的主要工作
    1.4 論文的章節(jié)安排
第2章 關(guān)鍵技術(shù)的研究
    2.1 信號(hào)波形產(chǎn)生技術(shù)
        2.1.1 DDWS原理及結(jié)構(gòu)
        2.1.2 DDFS原理及結(jié)構(gòu)
        2.1.3 DDWS與DDFS比較
    2.2 多模式信號(hào)調(diào)制技術(shù)
        2.2.1 多模式信號(hào)調(diào)制通用算法
        2.2.2 模擬信號(hào)調(diào)制算法的實(shí)現(xiàn)方法
        2.2.3 數(shù)字信號(hào)調(diào)制算法的實(shí)現(xiàn)方法
    2.3 脈沖壓縮技術(shù)
        2.3.1 脈沖壓縮的基本原理
        2.3.2 線(xiàn)性調(diào)頻脈沖
    2.4 跳頻通信技術(shù)
        2.4.1 跳頻基本原理
        2.4.2 跳頻性能指標(biāo)
    2.5 本章小結(jié)
第3章 總體方案設(shè)計(jì)
    3.1 設(shè)計(jì)要求及性能指標(biāo)
    3.2 方案設(shè)計(jì)
    3.3 芯片選型
        3.3.1 主控制器的選擇
        3.3.2 可編程邏輯控制器的選擇
        3.3.3 數(shù)字正交上變頻器的選擇
        3.3.4 波形存儲(chǔ)器的選擇
    3.4 工作流程
    3.5 本章小結(jié)
第4章 硬件結(jié)構(gòu)及接口設(shè)計(jì)
    4.1 FPGA信號(hào)發(fā)生單元總體結(jié)構(gòu)
    4.2 AT91RM9200讀寫(xiě)控制單元
    4.3 Flash波形數(shù)據(jù)讀寫(xiě)控制單元
    4.4 基帶波形合成單元
    4.5 基帶數(shù)字調(diào)頻單元
    4.6 I/Q輸出控制單元
    4.7 通斷時(shí)序控制單元
    4.8 頻率時(shí)序控制單元
    4.9 參數(shù)設(shè)置單元
    4.10 本章小結(jié)
第5章 軟件設(shè)計(jì)
    5.1 硬件描述語(yǔ)言
    5.2 FPGA設(shè)計(jì)流程
    5.3 ARM主控制邏輯
    5.4 FPGA控制邏輯
        5.4.1 Module ARM9200
        5.4.2 Module SysReg
        5.4.3 Module DPRAM
        5.4.4 Module Ad9957Ctrl
    5.5 本章小結(jié)
第6章 總結(jié)
致謝
參考文獻(xiàn)


【參考文獻(xiàn)】：
期刊論文
[1]基于FPGA的高速寬帶跳頻發(fā)射機(jī)的中頻設(shè)計(jì)[J]. 段文博,崔一凡,練美英,李紹勝.  電子技術(shù)應(yīng)用. 2010(10)
[2]高速通用數(shù)字調(diào)制器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 王鵬,楊春,文招金.  信息與電子工程. 2010(03)
[3]復(fù)雜電磁環(huán)境效應(yīng)研究初探[J]. 高斌,唐曉斌.  中國(guó)電子科學(xué)研究院學(xué)報(bào). 2008(04)
[4]基于DDS+PLL的頻率合成器設(shè)計(jì)[J]. 許強(qiáng),柴俊.  艦船電子對(duì)抗. 2007(04)
[5]寬帶LFM/NLFM信號(hào)及其產(chǎn)生[J]. 蔡英杰,向敬成.  系統(tǒng)工程與電子技術(shù). 1999(01)
[6]基于m序列構(gòu)造最佳跳頻序列族[J]. 梅文華.  通信學(xué)報(bào). 1991(01)

碩士論文
[1]基于FPGA的多模式信號(hào)源的研究與實(shí)現(xiàn)[D]. 汪東雷.國(guó)防科學(xué)技術(shù)大學(xué) 2010
[2]基于FPGA的多功能信號(hào)源系統(tǒng)總線(xiàn)設(shè)計(jì)與實(shí)現(xiàn)[D]. 劉敏.國(guó)防科學(xué)技術(shù)大學(xué) 2009
[3]800兆高速任意波形產(chǎn)生硬件平臺(tái)研究與實(shí)現(xiàn)[D]. 何柯.電子科技大學(xué) 2007
[4]多波形雷達(dá)信號(hào)產(chǎn)生器的設(shè)計(jì)與實(shí)現(xiàn)[D]. 楊帆.電子科技大學(xué) 2006
[5]軟件無(wú)線(xiàn)電技術(shù)的調(diào)制解調(diào)算法研究[D]. 冷愛(ài)國(guó).電子科技大學(xué) 2005
[6]高性能DDWS雷達(dá)信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)[D]. 齊恒.浙江大學(xué) 2005
[7]基于ARM和DDS的數(shù)字信號(hào)源方案研究[D]. 解巖.天津大學(xué) 2005
[8]基于DDS技術(shù)的可編程任意波形發(fā)生器[D]. 潘登.武漢大學(xué) 2004
[9]軟件無(wú)線(xiàn)電中幾種調(diào)制解調(diào)算法的研究[D]. 李國(guó)綱.浙江大學(xué) 2003



本文編號(hào)：3259317