本文關(guān)鍵詞：基于FPGA的羅盤激勵器研究

  更多相關(guān)文章： FPGA 羅盤激勵器 DDS R2R 數(shù)控衰減器 AM

【摘要】：無線電羅盤是機(jī)載無線電導(dǎo)航系統(tǒng)的重要組成設(shè)備,它能連續(xù)自動的指出航向角,引導(dǎo)飛機(jī)正確航行,其技術(shù)性能的優(yōu)劣直接影響飛機(jī)的飛行安全。因此,對航空無線電羅盤各項性能指標(biāo)進(jìn)行定期檢測是十分必要的。羅盤激勵器是檢測羅盤性能的專用設(shè)備,傳統(tǒng)的羅盤激勵器由一個通用信號源和一個天線模仿儀組成,其整個系統(tǒng)體積大,不便攜帶,且價格高。并且天線模仿儀通常采用電機(jī)驅(qū)動式的機(jī)械結(jié)構(gòu),或者采用模擬電路,容易產(chǎn)生干擾,輸出的羅盤信號不純凈。因此傳統(tǒng)羅盤測試系統(tǒng)存在測試精度差,測試方位角固定在某幾個值,可靠性低等缺點。本文在深入分析調(diào)幅制羅盤工作原理和現(xiàn)有的某羅盤測試系統(tǒng)的基礎(chǔ)上,針對現(xiàn)有測試系統(tǒng)存在的不足,基于FPGA技術(shù),提出了一種全新的無線電羅盤激勵器的設(shè)計方案。該方案以USB作為上位機(jī)通信接口,以FPGA芯片為信號處理核心,在FPGA內(nèi)部基于DDS技術(shù)生成各種調(diào)制信號,通過查找表法實現(xiàn)導(dǎo)航方位角的生成,采用過零檢測算法和幅值比較算法在FPGA內(nèi)部重構(gòu)出與羅盤接收機(jī)中同頻同相的低頻信號,最后在FPGA內(nèi)產(chǎn)生導(dǎo)航AM信號,實現(xiàn)環(huán)形天線的平衡調(diào)制,合成符合單調(diào)幅制或雙調(diào)幅制羅盤信號模型的組合信號。在輸出信號幅度控制模塊中,設(shè)計了一個基于R2R結(jié)構(gòu)乘法型DAC的數(shù)控衰減器,該衰減器衰減范圍大、體積小、成本低,可以使羅盤激勵器輸出信號幅度在50uv~1V之間連續(xù)變化,設(shè)計變化步進(jìn)為15uv,實測變化步進(jìn)在228uv時是準(zhǔn)確的,輸出信號最低幅度低于50uv,滿足羅盤靈敏度測試信號要求。本文還對羅盤激勵器中的核心技術(shù)DDS進(jìn)行了分析研究,對DDS相位截斷誤差造成的雜散進(jìn)行了simulink仿真,對抑制雜散的相位抖動,噪聲整形等技術(shù)也進(jìn)行了仿真,通過仿真表明相位抖動可以很好的抑制DDS輸出信號的雜散。在實際FPGA系統(tǒng)中,以M序列作為擾碼進(jìn)行相位抖動。本文還基于Labview設(shè)計了上位機(jī)軟件,在上位機(jī)軟件中加入了羅差預(yù)處理模塊,可以有效的抵消實際羅盤中的羅差補償,使測得的羅盤數(shù)據(jù)能直接反映羅盤的性能。最后,根據(jù)設(shè)計的方案制作了實際的軟硬件系統(tǒng),并進(jìn)行了性能測試。測試結(jié)果表明,該方案產(chǎn)生的信號基本能滿足某型羅盤性能測試要求。將其應(yīng)用于該型無線電羅盤的檢測系統(tǒng)中,可以大大提高檢測的工作效率和提升整個系統(tǒng)的準(zhǔn)確度和穩(wěn)定度,并且還能降低成本和功耗。
【關(guān)鍵詞】：FPGA 羅盤激勵器 DDS R2R 數(shù)控衰減器 AM
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：V249.324
【目錄】：

• 摘要5-6
• ABSTRACT6-12
• 符號對照表12-13
• 縮略語對照表13-17
• 第一章 緒論17-23
• 1.1 課題研究背景及意義17-18
• 1.2 國內(nèi)外研究現(xiàn)狀18-20
• 1.2.1 國外研究現(xiàn)狀18-19
• 1.2.2 國內(nèi)研究現(xiàn)狀19-20
• 1.3 論文研究工作安排20-23
• 第二章 無線電羅盤定向原理和DDS技術(shù)分析23-39
• 2.1 無線電羅盤基本功能和結(jié)構(gòu)23
• 2.1.1 無線電羅盤基本功能23
• 2.1.2 調(diào)幅制無線電羅盤基本組成23
• 2.2 無線電羅盤的定向原理23-30
• 2.2.1 環(huán)形天線的方向性24-25
• 2.2.2 垂直天線的方向性25
• 2.2.3 心臟形方向圖25-26
• 2.2.4 單調(diào)幅制羅盤定向原理數(shù)學(xué)分析26-28
• 2.2.5 雙調(diào)幅制羅盤定向原理數(shù)學(xué)分析28-30
• 2.3 羅盤誤差與干擾分析30-31
• 2.3.1 象限誤差的產(chǎn)生30-31
• 2.3.2 電波傳播誤差31
• 2.3.3 互調(diào)干擾誤差31
• 2.4 DDS技術(shù)分析31-36
• 2.4.1 DDS的基本結(jié)構(gòu)和工作原理31-32
• 2.4.2 DDS技術(shù)的主要特點32-33
• 2.4.3 DDS輸出特性和雜散分析33-36
• 2.5 抑制相位截斷雜散的常用措施與仿真36-39
• 第三章 羅盤激勵器硬件系統(tǒng)設(shè)計39-59
• 3.1 羅盤激勵器設(shè)計指標(biāo)39-40
• 3.1.1 羅盤測試需求39
• 3.1.2 激勵器設(shè)計指標(biāo)39-40
• 3.2 系統(tǒng)總體架構(gòu)40
• 3.3 FPGA電路40-43
• 3.3.1 下載配置電路41-42
• 3.3.2 復(fù)位電路42
• 3.3.3 時鐘電路設(shè)計42-43
• 3.4 D/A子系統(tǒng)電路設(shè)計43-46
• 3.5 A/D子系統(tǒng)電路設(shè)計46-47
• 3.6 DAC程控衰減電路設(shè)計47-51
• 3.6.1 R2R乘法型DAC工作原理48
• 3.6.2 R2R衰減電路仿真48-49
• 3.6.3 基于DAC芯片的衰減電路設(shè)計49-51
• 3.7 濾波器設(shè)計51-55
• 3.8 USB通訊模塊設(shè)計55-57
• 3.9 電源模塊設(shè)計57-59
• 第四章 羅盤激勵器軟件設(shè)計59-77
• 4.1 可編程邏輯器件及其開發(fā)環(huán)境介紹59-60
• 4.1.1 FPGA簡介59
• 4.1.2 FPGA設(shè)計流程59
• 4.1.3 Quartus II 12.0 集成開發(fā)環(huán)境59-60
• 4.2 軟件整體架構(gòu)設(shè)計60-61
• 4.3 導(dǎo)航方位角產(chǎn)生模塊61-62
• 4.4 USB接口模塊設(shè)計62-63
• 4.5 DDS核心模塊實現(xiàn)63-65
• 4.5.2 相位累加器設(shè)計64
• 4.5.3 波形存儲器設(shè)計64-65
• 4.6 導(dǎo)航AM信號的FPGA實現(xiàn)65-66
• 4.7 繼電器開關(guān)控制邏輯設(shè)計66-67
• 4.8 DDS雜散抑制模塊實現(xiàn)67-68
• 4.8.1 頻率控制字調(diào)整模塊設(shè)計67-68
• 4.8.2 相位抖動模塊設(shè)計68
• 4.9 低頻調(diào)制信號同步模塊設(shè)計68-71
• 4.9.1 單調(diào)幅制羅盤同步信號產(chǎn)生模塊設(shè)計68-69
• 4.9.2 雙調(diào)幅制羅盤同步信號產(chǎn)生模塊設(shè)計69-71
• 4.10 外圍接口控制模塊71-73
• 4.10.1 AD控制模塊71-72
• 4.10.2 DA控制模塊72
• 4.10.3 程控衰減器控制模塊72-73
• 4.11 上位機(jī)軟件設(shè)計73-77
• 4.11.2 固件程序設(shè)計74-75
• 4.11.3 USB驅(qū)動程序設(shè)計75
• 4.11.4 用戶應(yīng)用程序設(shè)計75-77
• 第五章 系統(tǒng)性能測試77-83
• 5.1 輸出波形觀測77-78
• 5.2 輸出頻率范圍78-79
• 5.3 輸出信號幅度測試79-80
• 5.4 實際用于某型號雙調(diào)幅制羅盤的性能測試80-81
• 5.4.1 靈敏度測試80
• 5.4.2 方位精度測試80-81
• 5.5 本章小節(jié)81-83
• 第六章 總結(jié)與展望83-85
• 6.1 總結(jié)83
• 6.2 展望83-85
• 參考文獻(xiàn)85-89
• 致謝89-91
• 作者簡介91-92

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前9條

1 董理o，

本文編號：934515